¿Cómo hacer que la salida de un transistor sea igual a la entrada?

No me queda claro a dónde te diriges, pero tu declaración:

  

Quiero que el transistor produzca el mismo voltaje que la entrada.

Me sugiere un pensamiento. Si no es totalmente lo que quieres, no harás daño. En el peor de los casos, estamos hablando de propósitos cruzados y los eliminaré por respuesta.

^{simular este circuito : esquema creado usando CircuitLab}

La salida seguirá la entrada bastante de cerca, pero dentro de algunos límites razonables con respecto a la fuente de alimentación. (Esta topología tendrá un aspecto muy familiar para algunos aficionados a los amplificadores de audio en los que forma parte del denominado diamante buffer ).

En general, \ $ V ^ - \ lt V_ \ text {IN} \ lt \ left (V ^ + - 1 \: \ text {V} \ right) \ $ para evitar la saturación. Pero la carga de salida, en combinación con los valores de \ $ R_1 \ $ y \ $ R_2 \ $, importa. (No se muestra en el diagrama). Por lo tanto, el voltaje de entrada máximo será:

$$ V_ \ text {IN} \ le \ frac {\ beta_1 \: R_1 \: R_ \ text {LOAD} \ left (V ^ + - V_ \ text {BE} \ right) + R_2 \: V ^ - \ left (R_1 + R_ \ text {LOAD} \ right)} {R_1 \: R_2 + R_ \ text {LOAD} \ left (\ beta_1 \: R_1 + R_2 \ right)} $$

Para un solo suministro de riel, donde también \ $ R = R_1 = R_2 \ $, esto se convierte en:

$$ \ begin {align *} V_ \ text {IN} & \ le \ frac {\ beta_1 \: R_ \ text {LOAD} \ left (V ^ + - V_ \ text {BE} \ right) } {R + R_ \ text {LOAD} \ left (\ beta_1 + 1 \ right)} \\\\ & = \ frac {V ^ + - V_ \ text {BE}} {\ frac {\ beta_1 + 1 } {\ beta_1} + \ frac {R} {\ beta_1 \: R_ \ text {LOAD}}} \ end {align *} $$

Y a partir de esto, puede ver que desea \ $ R \ ll \ beta_1 \: R_ \ text {LOAD} \ $ para admitir voltajes de entrada que estén dentro de una caída de diodo del riel de voltaje positivo.

Ver simulación siguiente:

Parece que quieres construir un circuito seguidor de voltaje. Aquí hay un enlace a un gran artículo al respecto: Voltage Follower . Por lo que entiendo, sin embargo, la salida diferirá de la entrada en aproximadamente 0.7V (que es una caída de diodo, debido a la naturaleza de los transistores). Si desea que su salida siga la entrada más de cerca, creo que tendrá que agregar un amplificador operacional, que parece estar fuera del ámbito de su pregunta.

  

Por lo tanto, al tener 12V en, el transistor tiene una salida de aproximadamente 10.8V.

En el modo activo hacia adelante, un BJT NPN tiene un \ $ V_ {be} \ $ en algún lugar por encima de 0.6 V. Para corrientes bajas, 0.6 o 0.7 V es común. Si su dispositivo estaba cayendo a 1.2 V, debe haber estado generando una corriente bastante grande (del orden de los amperios, pero ciertamente no los 10-20 mA que se extraerían por el circuito que mostró en su esquema).

  

El uso de un nMOS o pMOS tampoco ayudó, al menos en mis enfoques.

Si puede empujar la compuerta NMOS por encima de la tensión de alimentación en un par de voltios (\ $ V_ {th} \ $ más un poco), debería poder obtener una caída muy cercana a la tensión cero (quizás unos pocos milivoltios) a través del canal. Para hacer esto, necesitará un circuito controlador de compuerta, que por supuesto agrega complejidad y costo, y consume su propia energía.

Un enfoque más común es usar un interruptor de lado bajo:

^{simular este circuito : esquema creado usando CircuitLab}

Pero, ¿por qué intenta minimizar la pérdida en el transistor, si de todos modos ya estás descargando la mayor parte de tu poder en una resistencia?