Tengo 2 circuitos como se ve a continuación. Sin embargo, no estoy seguro de la diferencia (es) entre estos 2 circuitos. ¿Alguien puede ayudarme? Gracias de antemano!
Tengo 2 circuitos como se ve a continuación. Sin embargo, no estoy seguro de la diferencia (es) entre estos 2 circuitos. ¿Alguien puede ayudarme? Gracias de antemano!
Suponiendo que la salida final es 'Q', las señales de selección también están presentes para el mux 'S y el D Flip Flop se dispara desde el borde.
Primer circuito : si la línea de selección para el mux es '1', la entrada se bloqueará en la salida (Q) durante la señal del reloj (durante un borde). Si la línea de selección del mux es '0' la salida anterior, se bloqueará a la salida actual durante la señal del reloj. Básicamente, la salida se actualizará solo durante el reloj. (Este circuito se utiliza principalmente para la sincronización).
Segundo circuito : aquí la salida es instantánea (descuidando el retraso de propagación del mux). Cuando la línea de selección para el mux es '1' la entrada se enganchará a la salida y cuando la línea de selección es '0' la salida seguirá siendo la misma. No hay necesidad de esperar la señal del reloj
Lea otras preguntas en las etiquetas flipflop logic-gates circuit-design