¿Por qué aparece un error en Quartus al intentar programar mi FPGA?

Question

¿Por qué aparece un error en Quartus al intentar programar mi FPGA?

#1 de Brian Carlton (4 votos)
#2 de Socrates (1 votos)

5

Seguí con este tutorial hasta el final, pero recibí un error al intentar programar mi kit de altera DE2.

el diseño es un pin de salida del pin de entrada ( pin_name1 y pin_name2 ) y un inversor en lugar del circuito en el tutorial.

esta es la asignación de pines:

estassonlasadvertenciasquerecibodespuésdelacompilación:

Warning(20028):ParallelcompilationisnotlicensedandhasbeendisabledWarning(20028):ParallelcompilationisnotlicensedandhasbeendisabledWarning(20028):ParallelcompilationisnotlicensedandhasbeendisabledWarning(169174):TheReserveAllUnusedPinssettinghasnotbeenspecified,andwilldefaultto'Asoutputdrivingground'.Warning(292013):FeatureLogicLockisonlyavailablewithavalidsubscriptionlicense.Youcanpurchaseasoftwaresubscriptiontogainfullaccesstothisfeature.Warning(306006):Found1outputpinswithoutoutputpinloadcapacitanceassignmentInfo(306007):Pin"pin_name2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Warning (332068): No clocks defined in design.
Warning (332068): No clocks defined in design.
Warning (332068): No clocks defined in design.

este es el fallo que tengo:

fpga intel-fpga

pregunta 0x90

2 respuestas

1

El problema es con el enlace del programador, no con el diseño en sí. Compruebe todas las conexiones necesarias. ¿Por qué no probar el diseño utilizando JTAG a FPGA en lugar de programar el dispositivo de memoria?

respondido por el Socrates

Lea otras preguntas en las etiquetas fpga intel-fpga

Matriz de Led usando PIC Buena configuración NPN vs mala configuración

score 4 · Accepted Answer

Como dice Sócrates, este es un problema de JTAG. Compruebe la integridad de la señal en las líneas JTAG. Compruebe el nivel de tensión y especialmente el reloj. Si hay un timbre durante la subida del reloj, intentará marcar en 2 bits en lugar de uno. Esto hará que JTAG falle.

Sobre las advertencias:

Advertencia (20028): la compilación paralela no tiene licencia y ha sido inhabilitado

significa que Quratus II usa un núcleo. No llevará mucho tiempo para un diseño tan simple

Advertencia (169174): la configuración de Reserva todos los pines no utilizados no ha sido   especificado, y se establecerá de forma predeterminada en 'Como tierra motriz de salida'   Esto significa que no conecte otros chips a otros pines.

Advertencia (292013): Feature LogicLock solo está disponible con una válida   licencia de suscripción. Usted puede comprar una suscripción de software para obtener   acceso completo a esta función.

Esto no es necesario para un diseño pequeño. Es útil para grandes diseños y recompilación parcial.

Advertencia (306006): Se encontraron 1 pines de salida sin carga de pines de salida asignación de capacitancia Información (306007): el pin "pin_name2" no tiene una capacitancia de carga de pin de salida especificada, asumiendo una capacitancia de carga predeterminada de 0 pF para la temporización análisis

Esto significa que el tiempo informado será más rápido de lo que realmente es.

Advertencia (332068): No hay relojes definidos en el diseño.

Eso tiene sentido; no tienes ningún registro cronometrado.

¿Por qué aparece un error en Quartus al intentar programar mi FPGA?

Publicaciones recientes del blog

2 respuestas