Estoy tratando de averiguar cómo funciona la conversión de ADC de múltiples canales STM32 (grupo regular). Digamos que quiero convertir en dos canales, el canal 1 y el canal 2, en ADC1 y las tasas de muestreo son 1 Hz y 10 Hz respectivamente (no números reales). Habilito la configuración para obtener una interrupción EOC de ADC en cada conversión (bit EOCS), lo que significa que para cada valor convertido se activa y ejecuta el ISR.
Supongo que, para las tasas de muestreo dadas, el ISR se activará una vez por segundo para el canal 1 y diez veces cada segundo para el canal 2.
En el ISR, ¿tengo que mantener una pista en qué canal activó el ISR o hay algún registro que pueda verificar que contenga esta información? ¿Cómo se hace esto normalmente?
Si utilizara el DMA, ¿cómo se organizarían los datos? ¿Sería una matriz donde cada 11º valor serían los datos del canal 1 y el resto de los datos del canal 2?