Estoy diseñando un transceptor FSK que funciona desde aproximadamente 902-928 MHz con al menos 18 canales posibles. Utilizando el DAC de 5 bits en mi microcontrolador, planeo controlar un VCO Crystek ( CVCO25CL-0902-0928 ). La ecuación de voltaje vs. frecuencia es la siguiente:
$$ \\ (0.5V, 902 \ text {MHz}) \\ (3.5V, 928 \ text {MHz}) \\ \ por lo tanto f_ {MHz} (v) = \ frac {26} {3 } v + \ frac {2693} {3} $$
El DAC de 5 bits en Vdd=5V proporcionará 18 canales de frecuencia únicos, sin embargo, no estoy seguro de cómo mi microcontrolador identificará cada uno de ellos. A continuación se muestra un diagrama de bloques del receptor :
Diagrama de bloques de RX http://i57.tinypic.com/14myhpc.png
900 MHz es demasiado alto para que muestre el ADC de la MCU, pero ¿hay algún tipo de divisor de frecuencia para desactivarlo? Algunos receptores FSK tienen dos filtros de paso de banda para las frecuencias de marca / espacio, pero planeo tener 18 con una separación de 1.355 kHz, lo que requeriría 18 filtros de paso de banda sintonizados. Mi esperanza es evitar el uso de un DSP también.
En otras palabras:
- ¿Cómo puede la MCU inferir cada canal individual con un espaciado de 1.355 MHz?
- ¿El espaciado de 1.355 kHz es pequeño (es decir, debo reducir el número de canales)?
EDIT @Andy aka: La razón por la que solo tengo 18 canales únicos es debido a la resolución DAC. Un DAC de 5 bits proporciona la siguiente tabla de voltajes. Al enchufarlos en $$ f_ {MHz} (v) $$ se obtiene:
DAC de VCO http://i60.tinypic.com/or087k.png
El filtro SAW que estaba pensando usar tiene una frecuencia central de 915 MHz ( AFS14A26-915.00-T3 ). Todavía no he pensado en la interferencia, pero planeo usar un protocolo de comunicación único dependiendo de cuántos canales se usen. Si solo se usan dos canales (2FSK), entonces podría tener un byte de dirección para identificar el esclavo / maestro (algo así como I2C). Alternativamente, el PIC podría cambiar a diferentes canales que son menos ruidosos. Si tienes más pensamientos sobre esto, me interesaría!