El transceptor en serie para PCIe está usando un reloj de referencia de 100MHz. Entonces, ¿cómo es posible la transferencia de datos a una velocidad de 2.5 GTs?
El transceptor en serie para PCIe está usando un reloj de referencia de 100MHz. Entonces, ¿cómo es posible la transferencia de datos a una velocidad de 2.5 GTs?
Es un Phase Lock Loop que toma un reloj de referencia preciso de 100Mhz distribuido a través de la conexión y multiplica el La frecuencia para modular datos a velocidades extremadamente altas, casi exactamente lo mismo que las transmisiones de RF para cosas como las Señales Wifi comunes (2.4GHz), excepto a través de un bus serie de alta velocidad.
Hay información interesante en página 3 de esta nota de aplicación AN562 de Silabs que describe La arquitectura del reloj PCIe. Crees que 2.5GB / segundo es genial, echa un vistazo a PCIe 3.0 x16, que es lo que usan las tarjetas gráficas en las placas base de las computadoras modernas, ¡obteniendo 32GB / segundo!
Los bucles de bloqueo de fase son muy interesantes de leer, y los encontré al intentar diseñar mi propio buscador láser de tiempo de vuelo, donde lo único que puede hacer es tomar un reloj de referencia de 100-200 MHz, y ponerlo en marcha hasta 3GHz y ejecute un contador al mismo tiempo que se pulsa el láser, y el diodo de retorno detiene el contador, lo que le da tiempo de vuelo.
También puedes hacer divisores de reloj que pueden hacer algo similar, pero en lugar de multiplicar la frecuencia del reloj de referencia, ¡se dividen! Parece bastante sencillo, pero bastante complicado el circuito y la teoría de control.
Es casi seguro que esté utilizando un multiplicador de frecuencia . Básicamente, borra el reloj de entrada para generar armónicos y luego utiliza un filtro de paso de banda para elegir el que desea.
Lea otras preguntas en las etiquetas communication pcie serial-bus