en la entrada de un CPLD, tengo una señal de video de sincronización que puede ser así (polaridad positiva):
ocomoeste(polaridadnegativa):
Quiero reconocer el tipo de señal de sincronización e invertir la señal solo si tiene polaridad positiva. ¿Cómo puedo hacer esto con lógica digital y sin usar un filtro analógico?
Gracias
Cuente la duración alta Y la duración baja (en un período), luego compare los resultados.
Si sus señales en el FPGA son agradables y limpias como se muestra en la pregunta, entonces esto es algo relativamente fácil de hacer. Configure un par de contadores que sean suficientes bits para cubrir la capacidad de contar la hora alta y los períodos de tiempo bajos de la señal en una resolución razonable. La resolución es la velocidad de reloj en la que operan los contadores. Luego compare los dos valores y después de varias comparaciones que dan el mismo resultado, puede establecer un flip flop de sincronización invertida / no invertida. El flip flop puede controlar un MUX a través del cual selecciona la señal de sincronización real frente a una copia de la señal de sincronización que se alimenta a través de un inversor.
¿Cómo puedo hacer esto con lógica digital y sin usar un filtro analógico?
Cuenta / mide el período alto. Presumiblemente, tendrás un reloj en algún lugar y debes contar los pulsos mientras la señal de sincronización es alta.
Ya que desea una sincronización activa-baja, una cuenta alta significa polaridad correcta. Un conteo bajo significa incorrecto.
Una vez participé en la fabricación de equipos para estudios de cable locales, y la detección de polaridad fue dolorosa, debido a la presencia de los datos de video, las diferencias de amplitud, el bloqueo de CC, etc. el único método confiable fue detectar la polaridad del intervalo de supresión vertical, que tiene un patrón característico sin datos de video.
Lea otras preguntas en las etiquetas digital-logic programmable-logic