Estaba viendo este video: enlace A las 25:10, dice que si tiene un latch SR alto activo con condiciones iniciales S = R = 0, Q = 1, y establece S en 1, Q seguirá siendo 1. ¿Alguien puede explicar por qué este es el caso? ? Una compuerta NOR con entrada 1 y 0 tiene salida 0, por lo tanto, ¿no debería eso establecer Q en 0?
Pregunta sobre los latches SR
0
pregunta Ali Mustafa
1 respuesta
0
Hay dos tipos de SR Latches:
Basados enNOR (izquierda) y NAND (derecha)
En el caso de NOR SR, si la salida Q es 1 y establece S en 1, cuando mira en el esquema puede concluir que la salida de la compuerta NOR inferior es 0 (1 invertido), pero la entrada R en la NOR superior también es 0, por lo que le da (invertido 0) 1 en la salida del NOR superior y el estado Q no ha cambiado .
En el caso de NAND SR, si la salida Q es 1 y establece la entrada S en 1, Q cambio de estado de 1 a 0.
respondido por el Lazar
Lea otras preguntas en las etiquetas digital-logic latch
¿Qué diodo está conduciendo y cuáles son los puntos de operación del diodo conductor?
Volante con óptica o multivuelta