¿Es esto solo un D Latch regular con un reloj invertido o es un D Datch con un reloj invertido que se activa en el flanco negativo de una señal?
Dealgunamanera,derepentemevolvímuyinsegurodeestoynoséquépensar.
Esteeselcircuitocompleto,esunbúferparalospinesdeE/SdePortAenunPIC18F4550
Tengo una explicación a medias del funcionamiento de este circuito, pero puedo estar seguro de ello porque no entiendo completamente el funcionamiento del pestillo.
Como han dicho otros, este es un pestillo que se dispara en el flanco descendente. El pestillo de datos se usa para establecer el valor de la salida, el pestillo TRIS se usa para poner al buceador de salida en un estado de alta impedancia, por lo que el pin se puede usar como entrada.
Utilizan el flanco descendente para cambiar el estado de los dos pestillos, por lo que no es necesario esperar una marca de reloj adicional para que los cambios surtan efecto: cuando cambias la configuración del puerto, esto sucede como reacción al flanco ascendente del reloj en alguna parte en la CPU. La señal viaja a la lógica del pin de E / S (hay retraso) y se registra en el flanco descendente dentro del mismo período.
Esto permite que la siguiente instrucción lea / escriba en el mismo puerto, sin necesidad de instrucciones de no operación entre ellas.
Diría que funciona como un latch D normal, pero se dispara en el borde negativo del reloj en lugar del positivo, como en esta imagen .
Edit: como Marko ya dijo en los comentarios. Lo vi después de la respuesta, estoy de acuerdo con él!
Lea otras preguntas en las etiquetas pic latch boolean-algebra logic-gates
