Diseñe un sumador completo de dos números de 1 bit usando multiplexores 4/1

Navega tus respuestas
1

¿Cómo puedo implementar el sumador completo de dos números de 1 bit usando solo los multiplexores 4/1? Creé una tabla de verdad para un sumador completo de un bit, que se parece a esto:

A=primerbit
B=segundobit
Pu=bitdesdelaposicióninferior(utilizadaparacrearunsumadorparamúltiplesnúmerosdebit)
S=suma
P=transferiraunaposiciónmásalta(porejemplo,siA=1,B=1yPu=0,lasumaes0ylatransferencia1)

HiceK-mapsyutilicéABcomoentradasdeseleccióndeunmultiplexoryPucomoentradadeinformación.

Yfinalmentelleguéaestasolución:

¿Es correcto?

    
pregunta A6SE

1 respuesta

2

Sí, es correcto.

Este es el tipo de optimización que solía ocurrir manualmente en los viejos tiempos de los FPGA y antes de eso con los PAL. Tuvo que reajustar su resultado en función de la selección y las puertas lógicas mínimas.

No he encontrado esta solución, pero nunca me he quedado atascado con solo los multiplexores.

Oh, por cierto, ... un multiplexor más haría esa inversión (generando la inversión en la etapa anterior), por lo que fácilmente podría crear un sumador grande con un interruptor de tres polos para cada dígito binario. No se necesita lógica. Bonito.

    
respondido por el AccelMotion

Lea otras preguntas en las etiquetas

Diseñar un detector de secuencia Uso de cables telefónicos europeos para la entrega de alimentación de CC propia