¿Agregador de lectura anticipada en VLSI, Static VS Dynamic?

Navega tus respuestas
0

Estudio un curso sobre VLSI. En la conferencia de Adder, mi profesor habla de Adders. En el sumador de Carry-lookahead, primero hable acerca de la versión estática, de la siguiente manera:

acontinuación,comenzamosconlaversióndinámicadeCLAydecimos:

1) eliminamos kill carry y propagamos el transistor 0 y agregamos el transistor phi como pie de página y reloj.

  

mi pregunta es

     

I) lo que es diferente entre Estático y Dinámico   versión, y

     

II) ¿Cuál es el beneficio?

     

III) cual es el rol de Footer   y el reloj?

    
pregunta Johnatan Morian

1 respuesta

0

En el caso dinámico: está cargando un capacitor y luego está drenando el voltaje de la misma en función de la red desplegable. \ $ \ Phi \ $ existe para establecer la condición inicial en el nodo. Lo que no se dibuja es que necesita una capacidad lo suficientemente grande como para almacenar la carga, por lo que la compuerta del inversor es más grande que el mínimo. El inconveniente de esto es que depende mucho de la sincronización, por lo que no puede "detener" el reloj. La ventaja es que tiene una menor capacitancia de entrada que la versión estática. La menor capacitancia de entrada le permite tener un camino más rápido.

En los diseños reales, construirá algo con las puertas estáticas para la prueba y validación, y luego las sacará y usará la versión de precarga para obtener otro aumento de velocidad del 10% al costo de la energía.

    
respondido por el b degnan

Lea otras preguntas en las etiquetas

AVR temporizador de 10 ms con reloj de 8 MHz VHDL '93 To_StdLogicVector está causando un error de elaboración