Estaba revisando la "arquitectura de computadora" de Mano, en la organización de memoria de capítulo han usado un chip de RAM con 2 pines CS1 y CS2 ', pero no puedo pensar en la razón por la cual, todas las características de selección de chip también pueden implementarse utilizando solo un pin de selección de chip y pines READ / WRITE de acuerdo con. ¿Por qué necesitamos dos pines de selección de chip (CS1 y CS2 ') aquí?
Aquí está el enlace a la página del libro (pág. no 451).
gracias.
Las líneas de selección de viruta usualmente son bajas, por ej. ! CS (donde! Representa la barra sobre el nombre). Por este motivo, los decodificadores de dirección como 74HCT138 generan un 0 en la línea de dirección decodificada.
Pero a veces, se puede generar una línea de selección de dirección a partir de una lógica tal que se afirma alta en lugar de baja. Si hay pines adicionales disponibles en un paquete, en lugar de dejar el pin como NC (sin conexión), el diseñador del chip puede incluir una segunda selección de chip de la polaridad opuesta.
Las líneas CS1 y! CS2 no se necesariamente se usan juntas.
Si la línea de dirección es baja, el diseñador que usa el chip puede ejecutar la línea en! CS2, y vincular CS1 arriba
Silalíneadedirecciónesalta,eldiseñadorqueusaelchippuedecorrerlalíneaalalíneaCS1yempatar!CS2bajo.Estoahorrauninversoradicionalenelcircuitoquehabríasidonecesariosilaúnicaseleccióndechipfuera!CS.
Otras veces, puede ser conveniente usar las líneas CS1 y! CS2 juntas. Tenga en cuenta que en la hoja de datos del chip 74HCT138 mencionado anteriormente, en realidad proporciona tres líneas habilitadas (como el chip seleccionado), G1,! G2A y! G2B, que están todos juntos. Nuevamente, el diseñador lógico puede optar por usar solo la (s) línea (s) de baja o alta afirmada, y vincular la alta o la baja opuestas como se describió anteriormente, o hacer que tenga una lógica más elaborada que haga uso de dos o los tres habilitar lineas.
Lea otras preguntas en las etiquetas computer-architecture