Los conjuntos y reinicios asíncronos se realizan omitiendo la parte del reloj del flip flop y controlando el pestillo directamente:
simular este circuito : esquema creado usando CircuitLab
Las puertas NAND y las puertas NO en la parte habilitada del esquema se pueden combinar en solo las puertas NAND, agregué las puertas NO para mantener mi esquema similar al suyo.
Sin embargo, esto no es realmente un fl-flop flop sincronizado, el 'Reloj' como en sus esquemas es en realidad una línea habilitada. Se puede implementar un reloj de borde ascendente utilizando una puerta AND y una serie de puertas NO, como se muestra a continuación:
simular este circuito
Esto funciona porque cada una de las puertas NOT tiene un pequeño retraso desde la entrada hasta la salida. La salida de la compuerta AND se convierte en un breve impulso que solo ocurre en el flanco ascendente de la señal del reloj. La Red de salida luego se conecta a la señal del reloj como la tiene, y por lo tanto el flip flop solo se puede cambiar cuando la señal del reloj aumenta.