Operación de incremento de un reloj en una arquitectura de CPU de tres buses

5

En su capítulo sobre diseño de CPU , Edward Bosworth presenta la siguiente arquitectura de tres buses:

UnodelosprincipalesobjetivosdediseñodeestecircuitoespoderincrementarelPCdelcontadordelprogramaenunsolociclodereloj.Deacuerdoconeltextoqueloacompaña,estoselogracontrolandoB1desdePC,B2desdeelregistroconstante+1,confirmandolaseñaldeadiciónenlaALUeimpulsandoPCdesdeB3:

PC<-PC+1:PC->B1,1->B2,add,B3->PC

Lapreguntaobviaes,entonces,¿cómopuedeelPCregistrarlaunidadB1conunvalormientrascargasimultáneamenteotrovalordesdeB3?

Puedoencontrardossolucionesposibles,peroambastienenproblemasobvios.

  1. Lastransferenciasnoocurrensimultáneamente.Porejemplo,B1seactivaenelflancoascendente,mientrasquelaseñalsecargadesdeB3enelflancodescendente.Peroluego,cuandodejamosdeconducirB1,laseñaldesapareceríaenB3enausenciadeotroregistroenlaruta.Siutilizaunregistrointermedioenalgúnlugar(¿enlaALU?),Realmentesoloestáhaciendounincrementodedosciclosutilizandociclosdemediociclo.
  2. ElregistrodePCesenrealidaddosregistros,unoparasalidayotroparaentrada,quenoestánconectadoscuandoelregistroseestácargando.Peroentoncesnecesitaríasalgúntipode"lógica de ecualización" que podría resultar no trivial.

Entonces, ¿qué está pasando aquí?

    
pregunta drxzcl

1 respuesta

6

Resulta que me he perdido un detalle crucial en el texto que lo acompaña, y los registros están compuestos de dos sub-registros (maestro-esclavo):

  

El uso de los registros maestro-esclavo

     

Tenga en cuenta que los contenidos de la PC son   Incrementado dentro del mismo pulso de reloj. Como consecuencia directa, la   PC debe implementarse como un maestro-esclavo flip-flop; uno que responde   a su entrada solo durante la fase positiva del reloj. En el   Diseño de esta computadora, todos los registros en la CPU serán implementados.   como flip-flops maestro-esclavo.

    
respondido por el drxzcl

Lea otras preguntas en las etiquetas