¿Los retenes SR son adecuados para ser utilizados como RAM?

5

Recientemente, empecé a interesarme en la ingeniería eléctrica después de un par de años de programación y desarrollo de software.

He construido una ALU de 4 bits utilizando un simulador de puerta lógica y ahora quiero almacenar una respuesta anterior de la ALU en algunas celdas de memoria.

He estado leyendo sobre chanclas y cierres, y he construido un cierre SR y parece que puedo almacenar fácilmente mi respuesta en 4 de estos puntos, mi pregunta es si esta es una forma eficiente de almacenar memoria. (teniendo en cuenta el hecho de que no tengo una capacitación formal o que tengo mucha comprensión, por lo que todavía no puedo profundizar en las técnicas de optimización), ¿o debo implementar un flip flop SR con activación de reloj? ¿Cómo se leen los datos del pestillo a pedido?

    
pregunta Scholar

1 respuesta

6

"Reloj activado SR flip flop con entrada de reloj" es básicamente un "tipo D flip flop". Esta es una forma muy estándar de hacer almacenamiento local dentro de la lógica digital.

No lees explícitamente, genera continuamente el valor almacenado. Si tiene una matriz de ellos, necesita selectores de algún tipo (multiplexores, salidas de tres estados, conmutadores de barra cruzada) para elegir cuál usar como la entrada de la siguiente etapa lógica.

Editar: hay una cuestión de escala. Los flops son adecuados para almacenar pequeñas cantidades de datos locales a alguna lógica. El siguiente paso es SRAM: enlace ; Lo cual es práctico para unos pocos cientos de kilobytes. Más allá de esa DRAM, que utiliza una capacidad de compuerta de un solo transistor para almacenar cada bit de datos. La DRAM puede ser extremadamente densa, pero por razones de fabricación generalmente tiene que estar en un chip separado.

Vea también Cómo funciona el acceso aleatorio a la memoria de trabajo RAM?

    
respondido por el pjc50

Lea otras preguntas en las etiquetas