- se puede realizar en un chip lógico de matriz programable de bajo costo después de diseñar la lógica, incluidos los contadores
solo cuestan $ 1 pero requieren herramientas gratuitas y un diseñador experimentado para que lo haga por usted. enlace
-
asumiendo que estos son siempre pulsos RTZ después de la ráfaga, y lo que necesita medir es el tiempo de flanco ascendente, sí, hay muchas formas de medir el intervalo de tiempo de latencia en el primer pulso de cada canal y también usarlo para controlar el 2P2T Flujo de cada entrada a dos salidas.
Una vez activado en el primer borde, se desactiva la conmutación lógica adicional durante un intervalo de aproximadamente 1/2 segundo y luego se rearma para reaccionar de manera que el primer impulso desde dos entradas controle el flujo del siguiente par de impulsos. Esto requiere que dos FF cronometrados sean XNOR'd para un contador de intervalo de tiempo y dos FF más para determinar la carrera. Cada FF usa la salida de la otra FF en D para juzgar quién viene primero.
En caso de un empate, (lo que llamamos condición de carrera o métastable) necesita otro criterio para definir el resultado. como ningún cambio en la ruta, desde la ráfaga anterior.
Esta condición de carrera puede ser tu dilema, pero el resto es sencillo.
Pero veo una solución con un FF dual, un A o B selectores con al menos 2 in, 2 out y una compuerta XNOR para el pulso del contador de intervalo de tiempo con temporizador de 1/2 segundo para rearmar los detectores de carrera que estaban enganchados por el primer pulso anterior.
No hay necesidad de interruptores analógicos o puertas de transmisión, pero puede usar si lo desea, tal como se usan dentro de las FF's.