Pregunta sobre la retroalimentación en modo común

0

Hola, en la imagen de abajo (tomada de Diseño de circuitos de diseño analógico CMOS por Razavi), se utiliza un amplificador de alta ganancia para proporcionar sentido común y respuesta al controlar la corriente a través de M3 y M4. La idea es que si tanto Vout1 como Vout2 aumentan, entonces Ve aumenta y la corriente a través de M3 y M4 aumenta, lo que a su vez reduce el nivel de modo común de salida.

Ahora solo quiero saber si mi comprensión de por qué exactamente esto reduce el nivel del modo común es correcta. Por favor, corríjame si mi explicación a continuación es incorrecta.

Raising Ve elevará la corriente a través de M3 y M4, pero los transistores apilados en la parte superior están polarizados para una corriente diferente (se configuran sus voltajes de compuerta). Para satisfacer KCL en Vout1 y Vout2, los voltajes de drenaje bajan de modo que las mismas corrientes fluyen a través de los transistores PMOS y NMOS de cascode y M3 y M4.

En otras palabras, los voltajes aumentan o disminuyen para favorecer corrientes iguales en toda la rama, excepto en los transistores PMOS superiores, por encima del nodo de plegado.

Espero que mi explicación tenga sentido. Corrígeme si me equivoco.

    
pregunta user124713

1 respuesta

0

Es mucho más fácil pensar en esto en el sentido de la pequeña señal.

Mire el circuito desde el punto de vista de M3 y M4 a Vout1 y Vout2 respectivamente.

Es solo un circuito de cascode. Entonces, sabe que la función de transferencia vout / vin de la entrada (puerta de M3) a la salida (Vout1) se está invirtiendo. Por lo tanto, una tensión positiva en las puertas de M3 y M4 causará una excursión negativa en los drenajes de sus respectivos transistores "cascode".

Así que te guiaré por el bucle.

Supongamos que Vout1 y Vout2 suben exactamente la misma cantidad deV. Como el delV a cada lado de R1 y R2 es el mismo, eso significa que no fluye corriente de señal y, por lo tanto, no se desarrolla voltaje de señal en R1 y R2, por lo que el punto medio ve exactamente delV.

Esto va a la entrada op-amp + que hace que Ve se levante un poco.

Sabemos que Vout1 / Ve es "como un amplificador CS en cascada", que sabemos que tiene una ganancia de inversión. Entonces Ve sube y así Vout1 y Vout2 bajan un poco. Por lo tanto, la retroalimentación es negativa.

Ahora, si quieres pensar en ello en el sentido de la gran señal, eso también está bien. (Eso es esencialmente lo que estás tratando de hacer). Pero en este caso su comprensión es incorrecta. Los dispositivos NMOS sí tienen un voltaje de compuerta fijo, pero su Vgs NO es fijo. Como ejemplo, supongamos que todo lo que tenía en el circuito por el momento era M3 y el NMOS apilado encima de él. Ahora supongamos que ha venido y dijo "Voy a aumentar la corriente a través de M3". ¿Qué hace el transistor NMOS apilado en la parte superior? Su compuerta es fija, pero ahora quiere que un Vgs más grande se acomode a esta corriente más grande, por lo que su fuente (drenaje de M3) en realidad disminuirá un poco. Eso es todo. Y la corriente que configures en M3 se pasará.

Lo que realmente está sucediendo en tu situación en un gran sentido de la señal es esto. M4 es una fuente actual que combate los DISPOSITIVOS PMOS en la parte superior de la pierna.

Cuando M4 dice "Dame una corriente más grande", lo único que pueden hacer los transistores PMOS es hacer que los voltajes de drenaje sean MÁS BAJOS para aumentar su VSD para tratar de adaptarse al aumento de corriente.

    
respondido por el rusty_old_jfet

Lea otras preguntas en las etiquetas