¿Cuál es el voltaje de pinch-off?

Para JFETs, el IDSS se produce en Vgs = 0 y, luego, el límite está siempre indicado en las especificaciones como un umbral de apagado simple para Vgs. Está clasificado para un Vds fijo, corriente de fuga de identificación (por ejemplo, 10nA) en pinchoff = \ $ V_ {GS} = V_ {GS (apagado)} \ $

por ejemplo

Confuso, porque el "estado de pellizco" es el segundo. Este estado aparece cuando el voltaje Vgs es lo suficientemente grande como para que el canal se convierta en una fuente de corriente constante (porque ahora está siendo modulado en longitud por el voltaje Vds. La resistencia del canal está cambiando para mantener la Id constante).

Por lo tanto, llámelo FET "voltaje de estado pinchoff".

Por otro lado, el primero; El voltaje Vgs requerido para el estado de corte FET, es completamente diferente. Tiene poco que ver con la región de pinchoff FET. Tal vez llamarlo el "voltaje cerrado por pinch".

(¿El autor de tu libro de texto realmente tiene esta idea errónea de noob? Podría ser. Hay muchos libros malos por ahí, donde los autores enseñan sus propios conceptos erróneos a miles).

Cuando era niño, estaba muy confundido acerca de estos, y no podía entender cómo podrían funcionar los FET, si la región lineal solo ocurre cuando el canal está completamente "pinchado", lo que significa que está cerrado. No sé de dónde tomé esta idea equivocada. Tal vez un libro de texto no era lo suficientemente claro. O tal vez un autor realmente pensó que Pinchoff significa Corte o Cerrado.

DOH, "Pinchoff" no está cerrado por pellizco! Ahora entiendo evvvvryry!

En el conjunto de curvas características de FET, las curvas planas y de corriente constante VI son la "región de Pinchoff", mientras que las curvas inclinadas que atraviesan el origen son la "región resistiva". Podemos dibujar una curva parablólica para separar las dos regiones (parábola invertida). Esta curva a menudo se denomina "tensión de Pinchoff" y es una tensión de fuente de drenaje Vds. Y, por supuesto, es un voltaje diferente para cada valor de voltaje de compuerta Vgs.

Analogía: si tiene un flujo de agua, intente detenerlo empujando dos globos desde ambos lados. Actúa como una resistencia. Empuje los globos juntos, y de repente se aplanan! El agua no se detiene. En cambio, de repente, el ancho de la brecha entre los globos se vuelve constante. Eso es "región pinchoff". Es un modo extraño de dinámica de fluidos. El flujo de agua en la brecha entre los globos comienza a actuar como una losa de espesor constante. La brecha deja de comportarse como una resistencia. Si aumenta la presión del agua que viene de arriba, la región de la brecha se vuelve más larga y el flujo neto permanece igual. Muy raro, ¿no? Ese es el modo operativo Pinchoff.

Pero si empuja los globos mucho más fuerte, puede cerrar el flujo de agua, reducirlo a cero y poner el FET en punto de corte.

En los FET reales, durante el modo Pinchoff, el canal se comporta de manera extraña porque entra en una crisis de avalancha, comienza a emitir un brillo visible y disipa un calor significativo. Aplicar un voltaje más alto en los extremos solo hará que el canal crezca más. Comienza a actuar como un cable de longitud variable (donde la longitud del canal se duplica si duplica el voltaje Vds, pero el ancho delgado permanece igual). Y si se ve bajo una cámara de microscopio NIR, todos los mosfets en el chip tendrán un brillo infrarrojo tenue, si están funcionando en modo analógico lineal (región de Pinchoff).

En realidad, ambos son correctos.

La definición más natural es el voltaje que corta el changel y reduce la corriente de drenaje a un nivel extremadamente bajo.

Sin embargo, la tensión de pinch off también establece la tensión a la que el dispositivo realiza la transición de la región lineal a la región de saturación. A medida que aumenta la tensión de drenaje, tiende a cerrar el canal y hacer que la corriente permanezca constante en lugar de aumentar linealmente como en la región del triodo.