Estaba resolviendo el problema de ejercicio 4.17.6 del capítulo 4 en el libro Organización y diseño de computadoras por Patterson y Hannessey (4ª edición):
Las apariciones porcentuales de las instrucciones son las siguientes: ylossiguientessonlostamañosdeciclosderelojparadiferentesetapas:
Podemosconvertirtodaslasinstruccionesdecarga/almacenamientoenregistro(sindesplazamiento)yponerelaccesoalamemoriaenparaleloconlaALU.Asumir quelalatenciadelanuevaetapaEX/MEMesigualalamáslargadesuslatencias.EstecambiorequieremuchasinstruccionesexistentesdeLW/SW paraserconvertidoensecuenciasdedosinstrucciones.Siesnecesarioparael50%. deestasinstrucciones,¿cuáleslaaceleracióngloballogradaalcambiarde Tuberíade5etapasalatuberíade4etapasdondeEXyMEMserealizanenparalelo?
Lasolucióndadaeslasiguiente:
Lalatenciadelarutadedatoscanalizadanosemodifica(laetapamáxima lalatencianocambia).Eltiempodelcicloderelojdelarutadedatosdecicloúnicoeslasumadelaslatenciaslógicasparalascuatroetapas(IF,ID,WBylaetapaEX+MEMcombinada).Tenemos:
Elnúmerodeinstruccionesaumentaparalatuberíade4etapas,porloquela laaceleraciónestápordebajode1(hayunadesaceleración):
Duda
Siento que esto está muy mal. La solución simplemente busca primero encontrar el aumento en el número de instrucciones y luego compararlas. $$ \ frac {1} {1.15} = 0.87 $$ Sin embargo, descuida los ciclos de reloj aumentados (de 200ps a 215ps) y el conteo de etapas disminuido (de 5 a 4). Siento que debería ser $$ \ frac {5 \ veces 200} {4 \ veces 215 \ veces 1.15} = 1.01 $$
Así que de hecho hay poca aceleración. Estoy en lo correcto?