Soy nuevo en este foro, escucharé y agradeceré todo su apoyo. Mi objetivo es saber cómo diseñar las resistencias de salida del oscilador para mejorar / optimizar el rendimiento de la señal del reloj.
He estado trabajando con el oscilador ic QX333A10.00000B15M y un FPGA Microsemi A3P1000. La hoja de datos del oscilador no especifica ningún circuito recomendado, sin embargo, he encontrado dos documentos interesantes:
En el primer documento, página 33, hay un circuito que modela el oscilador, con un divisor de voltaje y una resistencia de salida en serie. En el segundo documento, página 4-5, hay una explicación sobre cómo se usan estas resistencias para evitar las reflexiones de la señal, sin embargo, no entiendo en absoluto, así como qué valores seleccionan para las resistencias.
Muchas gracias por tu ayuda, Antonio Moreno.