Mientras lee las especificaciones del chip de memoria flash SST39SF010A ( aquí ), y mirando El diagrama 5 y las especificaciones generales, no hay un tiempo de entrada de dirección mínimo estable.
Mirando de nuevo el diagrama 5, podemos ver que los datos de salida pueden estar listos antes del final del ciclo. Pero entonces, si aparece una dirección de entrada ruidosa no estabilizada, ¿debo temer que se active un ciclo de lectura?
Nuevamente, dado el diagrama, no parece, pero las especificaciones no lo indican, por lo que temo disparar un ciclo de escritura antes de que la dirección de entrada se estabilice completamente y se "desperdicie" 55/70 ns antes creando un nuevo. ¿Hay alguna regla general o regla implícita de la que no estoy informado en este caso?
Espero sus respuestas, cualquier ayuda o consejo es muy apreciado
