Intensidad negativa recomendada en la lectura del registro octal lógico 1 D-latch

0

Soy muy nuevo en diseño electrónico, incluso si tengo algunas bases en diseño eléctrico.

Para un circuito hipotético que estoy diseñando, necesito algunos D-latches para operar como registros de 8 bits. Buscando chips adecuados para esto, Encontré esta hoja de datos: enlace

Al leer las especificaciones, algo me llamó la atención: la entrada "Voltaje de salida de alto nivel" en la tabla de condiciones de funcionamiento recomendadas sugiere por sus condiciones de prueba, que la corriente en el pin es negativa cuando se lee un 1 lógico.

Si bien esto también puede ser una mala interpretación de la tabla que causa este disparate, si no lo es, ¿cómo diseñar circuitos que acepten la corriente negativa (tal vez cambiarla a 0 mA?)

Lo siento de nuevo si mi pregunta es tonta.

    

1 respuesta

0

Por convención electrónica, la corriente que fluye desde a una fuente positiva Voh es una corriente negativa, luego en una carga se convierte en una corriente positiva.

Estas especificaciones también indican la resistencia en serie (ESR) incremental o efectiva del controlador, que es el valor RdsOn de cada FET para bajo y alto.

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas