¿es posible diseñar un controlador SD 3.0 en modo UHS-ii / uhs-i utilizando especificaciones simplificadas?

Navega tus respuestas
0

He estado buscando almacenar datos de muestra a una velocidad de 30 MBytes / s, un núcleo de controlador de host SD 3.0 en modo uhs-ii / uhs-i cumple con los requisitos.

No estoy planeando comprar la especificación SD completa y creo que es bastante posible crear un núcleo de controlador de host SD 2.0 usando solo una especificación simplificada, pero ¿es posible hacer que el controlador de host SD 3 también esté en modo UHS-ii? (SD Assoc ofrece un apéndice simplificado de uhs-ii, pero ¿es suficiente?). Tal vez no incluya algunos detalles cruciales que me lleven a un callejón sin salida.

    
pregunta SAADOV

1 respuesta

0

Leí especificaciones simplificadas y creo que es suficiente para construir el host UHS-II. Tal vez algunas cosas se explican de manera simplificada, pero es posible verificarlas en el prototipo construido y mejorarlo si no funcionaron.

El problema más grande probablemente es implementar esto en FPGA. Mi fabricante favorito de FPGA, Lattice, no ayuda porque requiere una licencia de suscripción para usar los FPGA de SERDES (la licencia gratuita es solo para FPGA que no sean de SERDES). Probablemente deba cambiar a XILINX.

Los comandos tienen el mismo aspecto que en el modo heredado de SD. La diferencia está principalmente en el PHY, debido a la codificación 8b10b y SERDES (y tal vez en CRC a).

¿Qué FPGA planeas usar para esto?

    
respondido por el atom1477

Lea otras preguntas en las etiquetas

Raspberry Pi y detección del método conectado TSR Sterio Audio Tamaño del transformador de la fuente de alimentación