¿El códec en 'modo maestro' requiere más de un reloj externo? (¿MCLK?) Para dirigir la sincronización del sistema I2S a / desde el esclavo MCU?

Navega tus respuestas
0

¿Un códec de audio en 'modo maestro' requiere más de una línea de reloj (MCLK?) para conducir y sincronizar los datos I2S con MCU o esclavo FPGA?

Entiendo que el I2S consta de tres líneas: 'bit CLK', 'palabra CLK' y 'datos serie'. Además, se utiliza un 'MCLK' para delta-sigmoide y filtrado. Entiendo que todas estas señales deben tener el mismo 'dominio' de reloj, como en el tiempo clcok derivado por división de MCLK según sea necesario, según la profundidad de bit (longitud de datos) y si es 1 o dos canales.

¿Un códec adecuado en modo maestro se ocupa de todos estos relojes? (¿O necesitamos generar dos o los tres relojes I2S?)

También hay líneas de control I2C para leer y escribir registros de códec. ¿Es necesario que estas líneas I2C formen parte del mismo dominio de reloj en el que se encuentra el sistema I2S? Gracias.

Ah, y finalmente, entiendo que las lecturas / escrituras de registro I2C desde MCU / FPGA no necesitan estar en el mismo dominio de sincronización (o la misma frecuencia) que las señales I2S - ¿Es correcto este entendimiento? / fuerte> (Esta aplicación esperará los datos disponibles en el puerto, luego leerá / escribirá el audio en el códec, luego procesará el nuevo punto de datos y luego esperará a que la siguiente palabra esté lista en el códec para repetir el proceso).

    
pregunta Bill Z2C

1 respuesta

0

Generar los otros relojes es el punto central del modo maestro, de modo que es lo que probablemente hará un chip I²S. Pero si quiere estar seguro, lea la hoja de datos de su códec. Por ejemplo, el CS4245 dice:

  

4.2.3 Modo maestro

     

Como reloj principal, LRCK y SCLK funcionarán como salidas. Los dos puertos seriales pueden ser independientemente   colocado en modo maestro o esclavo. Cada LRCK y SCLK se deriva internamente de su respectivo MCLK   con LRCK igual a Fs y SCLK igual a 64 x Fs.

El bus I²C tiene su propia línea de reloj, y el protocolo I²C permite que tanto el maestro como el esclavo retrasen los ciclos del reloj, por lo que es imposible exigir que esté sincronizado con cualquier otra cosa. Pero de nuevo, lee la hoja de datos , que dirá algo como esto:

  

4.12 Descripción y sincronización del puerto de control

     

[...] El funcionamiento del puerto de control puede ser completamente asíncrono con respecto   a las frecuencias de muestreo de audio.

Algunos códecs pueden requerir que haya un reloj maestro válido para que funcione el I²C.

    
respondido por el CL.

Lea otras preguntas en las etiquetas

OpAmp para la detección de corriente FOC en un BLDC / PMSM ¿Cómo elimino esta capa de la PCB?