MCP3428 ADC Gain Errors

0

Estoy utilizando el MCP3248 4 entradas ADC con PGA incorporado y referencia en un diseño y he determinado que tiene un pequeño error de ganancia en comparación con un voltímetro de precisión. El error está dentro de la tolerancia de la hoja de datos. La parte extraña es que los errores de ganancia son diferentes para los 4 canales. Mi diseño es tal que los errores de ganancia se cancelan si son consistentes en todos los canales, por lo que las ganancias no coincidentes son un problema. Me gustaría evitar tener que hacer una calibración.

¿Son diferentes las ganancias en los diferentes canales estándar para todos los ADC de tipo MUX / PGA o es solo la forma en que está diseñada esta parte? Pensé que el chip se diseñaría con un MUX 4: 1 seguido de un PGA y un ADC, pero parece que con las diferentes ganancias podría tener 4 PGA seguidos de un MUX 4: 1 para el ADC. ¿Hay alguna razón por la que hubiera sido diseñado de esa manera?

Para darle una idea de la escala de la diferencia, 1.0029 y 1.0075 son los multiplicadores de corrección necesarios para que dos canales diferentes coincidan con el valor leído por un voltímetro de precisión.

    
pregunta crj11

2 respuestas

0

De acuerdo con la hoja de datos , de hecho tiene un mux y un solo PGA, así como un solo ADC .

Sé que todavía no te digo por qué los canales responden de manera diferente.

Pensé que sería bueno verificar cómo funciona la cosa antes de que salgamos persiguiendo la cosa incorrecta.

Por lo tanto, ahora sabemos que no puede haber una falta de coincidencia en las ganancias en los PGA porque solo tiene uno.

No puede haber una falta de coincidencia entre los ADC; de nuevo, solo hay uno.

Podría haber algunas pequeñas diferencias en los canales mux.

Podría haber algunas diferencias en la impedancia del circuito fuera del chip, independientemente de la señal que lo esté alimentando.

Podría ser algo completamente distinto, pero no sé qué.

    
respondido por el JRE
0

Cambie la sincronización de la muestra, para permitir 2 veces más tiempo para adquirir el voltaje externo en la tapa de la muestra basada en silicio. Si el dopaje es marginal, el onchip. Las resistencias anti-alias (o la resistencia de MUX analógica) pueden degradar la constante de tiempo.

Otro enfoque: elevar temporalmente el VDD en 0,5 voltios y examinar la precisión. Una unidad lógica interna más alta a los FET de mux analógicos reducirá el R_on y permitirá un asentamiento más rápido.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas