Quiero obtener una comprensión más profunda de lo que está sucediendo con este circuito y esperaba que si este tuviera un nombre común podría ser capaz de averiguar qué estoy haciendo mal con el circuito físico.
Citaré esta página en mi informe de laboratorio como fuente. Gracias por tu tiempo.
Esto es lo que está produciendo la salida de mi circuito físico. Mi intuición me dice que de alguna manera el lado derecho se está apagando mientras el capacitor se carga, pero no sé por qué. Solo estoy tratando de obtener una comprensión más profunda de lo que estoy construyendo.
lista de red:
C:\Users\Epimetheus\Documents\Analog Circuits\Labs\Lab
5\Lab05_Schematic2.asc
R1 N001 N002 1.2k
R2 N004 0 1.2k
C1 N004 0 1µ
M1 N002 N003 N004 N004 MOD1
V1 N001 0 12
V2 N003 0 PULSE(0 5 0 0 0 5m 10m)
.model NMOS NMOS
.model PMOS PMOS
.lib C:\PROGRA~2\LTC\LTSPIC~1\lib\cmp\standard.mos
.MODEL MOD1 NMOS VTO=2.474 RS=1.68 RD=0.0 IS=1E-15 KP=20u
+CGSO=23.5P CGDO=4.5P CBD=53.5P PB=1 LAMBDA=0
.MODEL DIODE1 D IS=1.254E-13 N=1.0207 RS=0.222
.ENDS 2N7000
.tran 0 100m 0 0.001
.backanno
.end