Estoy trabajando en un proyecto que interconecta una MCU Atmel SAMA5D3 con una pantalla LCD TFT. La interfaz entre ambos es RGB paralelo de 24 bits con señales HSYNC y VSYNC. La resolución de la pantalla es de 800x480 píxeles.
Entiendo que es importante que todas las señales y el reloj lleguen al mismo tiempo. La forma de asegurarse de ello es serpenteando las trazas para obtener la misma longitud de traza. No tengo mucho espacio (quién tiene) y me preocupa que mis meandros sean demasiado pequeños y causen reflexiones y / o charlas cruzadas.
También me pregunto si es necesario en mi caso. La longitud del trazado es de alrededor de 50-60 mm. ¿Cuánta variación en la longitud de la traza está permitida en mi caso? Tal vez sería suficiente simplemente para serpentear los pocos rastros más cortos?
También he implementado una cámara CMOS OV5640 (no en la imagen). Su interfaz es paralela de 8 bits. La longitud del trazado aquí es de unos 60 mm. La velocidad de reloj es de alrededor de 100 MHz por lo que sé. Es una cámara de 5 megapíxeles. ¿Tengo que serpentear los rastros en este caso?
¡Muchas gracias por tu ayuda!
Phillip
Actualización # 1: actualicé mi diseño y eliminé todos los meandros para obtener la longitud de rastreo de mis señales: la traza más corta es 35 mm para LCD HSYNC y la traza más larga es LCD_R2 (bit de datos) con 57.5mm.
Actualización # 2: para aprender sobre diseño de PCB de alta velocidad, leí un documento que encontré en Toradex que, en mi opinión, es muy bueno. En la página 54 y la página 66, las pautas de diseño para RGB de 24 bits y la interfaz paralela de la cámara se resumen de la siguiente manera: " [...] skAplexión máxima entre la señal de datos y < 100ps ps15mm, depende del reloj de píxeles, requisito se puede relajar para mostrar una resolución de reloj más baja [...] ". No entiendo esto a la par con tus respuestas. ¿100ps debería permitir una variación de traza mucho mayor que 15 mm (como se publica en las respuestas a continuación)? El documento se puede encontrar aquí: enlace .
