en t = 0, ayb cambian de 0 a 1 y t = 1, a y b cambian de 1 a 0.
¿cuál debería ser la salida de f at t = 2? (básicamente, la compuerta elimina el cálculo actual si la entrada cambia dentro del retardo de la compuerta)
El retraso de la puerta AND es 2
en t = 0, ayb cambian de 0 a 1 y t = 1, a y b cambian de 1 a 0.
¿cuál debería ser la salida de f at t = 2? (básicamente, la compuerta elimina el cálculo actual si la entrada cambia dentro del retardo de la compuerta)
El retraso de la puerta AND es 2
Lea otras preguntas en las etiquetas digital-logic logic-gates delay