Nos enseñaron que este circuito no es tan útil como cuando CLK = 1, J = 1 & K = 1, Q cambia a una velocidad muy alta. Supongamos que quiero hacer un reloj de alta frecuencia, ¿puedo usar esto?
Por supuesto, la frecuencia en sí misma no se puede cambiar para puertas lógicas dadas, pero ¿puedo hacer un reloj de esto dando entradas altas en CLK, J y K? (No me importa la frecuencia exacta, debería ser como en MHz)
No puedes usar un JK o cualquier otro Flip-Flop a menos que ya tengas un reloj.
Por lo tanto, puede hacer una nueva señal de reloj con una frecuencia más baja pero no más alta. El más cercano es una división por dos. Así, new_freq = old_freq / 2. Con más FF puedes dividir entre 4,8,16, etc.
Con algunas puertas adicionales puedes hacer una división por 3, 5, 7.
No puede hacer una división por una fracción a menos que comience a usar más circuitos especiales como un PLL.
Un J-K o cualquier flip-flop tipo D no generará un reloj propio. Unir a J y K juntos crea un flip flop tipo D con las salidas realimentadas a la entrada, de modo que se alterne en el flanco ascendente de un pulso de reloj, al igual que lo haría el tipo D si / Q está vinculado de nuevo a la entrada D. Puede encadenarlos con la salida / Q vinculada a la entrada de reloj de la siguiente etapa, lo que le brinda un simple contador de ondulación.
Puedes usar un temporizador CMOS 555 para obtener un pulso de reloj básico con el que experimentar.
Lea otras preguntas en las etiquetas digital-logic flipflop latch clock-speed clock