Tengo un problema con el diseño lógico. Necesito diseñar MOD 5 Up / Down Counter con la entrada de control x, cuando x = 0 contará hacia abajo y cuando x = 1 contará hacia arriba. Solo puedo usar el flip flop JK y la puerta NAND. Complemento de x no está disponible. Pensé en un número de 3 bits que es ABC. Escribí la tabla y creé un mapa de Karnough para A, que es el primer dígito. Pero, estoy atrapado aquí porque la función que obtuve para A es (A'.B'.C'.x '+ B.C.x) y no pude encontrar ninguna forma de implementar esta función con las puertas dadas. El paso final debe estar en JK Flip Flop para sincronizarlo con el reloj. Estoy pensando durante 2 horas sobre esto. ¿Me puede dar una manera de implementar esta función? Gracias por adelantado... Nota: los complementos de A, B, C están disponibles y los niveles lógicos 1 y 0 están disponibles.
¿Cómo puedo implementar esta función con JK Flip Flop + NAND Gates?
1 respuesta
Como regla general, lo siguiente es cierto ...
1) U '= U NAND U
Esto se puede construir desde una puerta NAND.
2) U OR V = U 'NAND V' = (U NAND U) NAND (V NAND V)
Esto se puede construir a partir de dos puertas NAND de 2 entradas.
3) UYV = (U NAND V) '= (U NAND V) NAND (U NAND V)
Esto se puede construir a partir de dos puertas NAND de 2 entradas.
Podemos aplicar las reglas anteriores una y otra vez a la siguiente ecuación.
(A'.B'.C'.x '+ B.C.x)
A '= A NAND A
B '= B NAND B
C '= C NAND C
X '= X NAND X
D = A 'NAND B' (señal intermedia)
E = C 'NAND X' (señal intermedia)
D '= D NAND D (que es A'.B')
E '= E NAND E (que es C'.x')
F = D 'NAND E' (señal intermedia)
F '= F NAND F (que es A'.B'.C'.x')
G = B NAND C (señal intermedia)
G '= G NAND G (que es B.C)
H = G 'NAND X (señal intermedia)
H '= H NAND H (que es B.C.x)
I = F NAND H (que es A'.B'.C'.x '+ B.C.x)
Expandiendo todo da ...
A'.B'.C'.x '+ B.C.x = F NAND H
A'.B'.C'.x '+ B.C.x = (D' NAND E ') NAND (G' NAND X)
A'.B'.C'.x '+ B.C.x = ((NAND D) NAND (E NAND E)) NAND ((G NAND G) NAND X)
A'.B'.C'.x '+ BCx = (((A' NAND B ') NAND (A' NAND B ')) NAND ((C' NAND X ') NAND (C' NAND X ')) ) NAND (((B NAND C) NAND (B NAND C)) NAND X)
A'.B'.C'.x '+ BCx = ((((A NAND A) NAND (B NAND B)) NAND ((A NAND A) NAND (B NAND B))) NAND (((C NAND C) NAND (X NAND X)) NAND ((C NAND C) NAND (X NAND X)))) NAND (((B NAND C) NAND (B NAND C)) NAND X)
Lea otras preguntas en las etiquetas digital-logic logic-gates counter