¿Puede haber "demasiada" capacitancia en una salida del regulador Buck?

Si desea suprimir más la ondulación, puede agregar más capacitancia de salida PERO no lo coloque directamente en paralelo con el capacitor de salida de 10uF. En su lugar, haga un filtro LC tan primero a través de un inductor o un estrangulador, después de esto puede agregar casi tantas tapas como desee. El inductor adicional o el estrangulador evitarán que las tapas adicionales afecten el bucle del regulador.

Me gusta así:

^{simular este circuito : esquema creado usando CircuitLab}

De hecho, existe un "demasiado" de capacidad para los reguladores de voltaje en modo de conmutación. Es mejor invertir en condensadores de cerámica más costosos con baja ESR cerca de su inductor en lugar de agregar un banco de tapas electrolíticas para llenar el espacio. Para un regulador típico, la hoja de datos debe especificar esto. Si el circuito de aplicación utiliza un valor específico y ese circuito se utilizó para caracterizar el regulador, iría con ese valor +/- 10%

Aquí hay algunas consideraciones cualitativas para la estabilidad en función de la capacitancia de salida (\ $ C_o \ $) con el MPM3610 . Primero, a juzgar por la información en la Tabla 1 (p16) de la hoja de datos, parece que la parte se usa comúnmente con hasta 44uF de \ $ C_o \ $, que suena como 4X de lo que planea usar.

El MPM3610 tiene 3 modos de operación:

• AAM, que es un tipo de modo PFM, se utiliza con cargas muy ligeras. La buena noticia aquí es que este tipo de control no se basa en el control de tipo de retroalimentación clásico, y es muy insensible al valor de la cantidad de \ $ C_o \ $ utilizado. Debería ser posible poner grandes cantidades de \ $ C_o \ $ y aún tener una operación estable. Sin embargo, irónicamente, esto no le ayudará a reducir la ondulación, ya que se trata de un modo histerético, que cambia a un nivel, por lo que la ondulación es de amplitud constante, aunque de frecuencia variable. Para ver un ejemplo de esta mirada en la foto superior derecha en p9 de la hoja de datos (Ondulación de entrada / salida), que muestra una ondulación de carga ligera de ~ 20mV a 100Hz. Si está utilizando este modo todo el tiempo, deberá adoptar el enfoque de FakeMoustache para reducir la amplitud de la onda. Ah, y los filtros pasivos en ese tipo de frecuencias no suelen ser pequeños.

• Modo DCM, seguido del modo CCM a medida que aumenta la carga de salida. Ambos utilizan PWM con control de modo de corriente máxima (pCMC). Este es un enfoque de retroalimentación más o menos estándar con un bucle de corriente interno y un bucle de voltaje externo, y es posible desestabilizar con un exceso de \ $ C_o \ $. Pero, ¿qué es excesivo?

El polo dominante en un modulador de potencia pCMC (\ $ f _ {\ text {pmp}} \ $) está ubicado en aproximadamente \ $ \ frac {1} {2 \ pi C_o R_o} \ $, donde \ $ R_o \ $ es la resistencia de carga. Mirando la hoja de datos p12 Figura 1, parece que el error de amplificador tiene una compensación de cero (\ $ f _ {\ text {eaz}} \ $) a aproximadamente 7 u 8 kHz. Lo ideal sería que \ $ f _ {\ text {pmp}} \ $ sea mayor que \ $ f _ {\ text {eaz}} \ $, por lo que el cero proporcionaría aumento de fase antes de que apareciera el polo del modulador.

En realidad, es posible llevar esto más lejos, permitiendo que \ $ f _ {\ text {pmp}} \ $ sea una cantidad menor que \ $ f _ {\ text {eaz}} \ $, al estar dispuesto a margen de fase suelta. En el caso ideal, el margen de fase puede estar cerca de 90 grados. Al permitir que el polo modulador de potencia se mueva dentro del cero de compensación, esto se reduciría. Podría ser posible tener un \ $ f _ {\ text {pmp}} \ $ de aproximadamente 1 o 2 kHz (mientras que \ $ f _ {\ text {eaz}} \ $ es 7 u 8kHz) y aún tener un margen de fase adecuado (algo así como 45 grados). Por supuesto, ir muy lejos con esto da como resultado un sistema condicionalmente estable o incluso inestable.