¿Cómo es posible que la capacidad de transferencia inversa de este FET sea tan baja?

Navega tus respuestas
5

Un FET tiene capacitancia parásita, que puede modelarse como un capacitor entre cada uno de sus terminales (compuerta, drenaje y fuente), a la que me refiero como C gd , C gs y C ds , como se muestra en la imagen a continuación.

LosfabricantesdeFETenumeranotrascapacitanciasensushojasdedatos,quesedenominancapacitanciadeentradaCiss,capacitanciadesalidaCossycapacitanciadetransferenciainversa(oMiller)Crss.Queyosepa,estascapacidadessemidendelasiguientemanera:

  • Cisssemidecortandoeldrenajeylafuente,porloquerealmentesonlascapacitanciasparalelasCgdyCgs,porlotanto:Ciss=Cgd+Cgs

  • Cosssemideacortandolapuertaylafuente,porlotantoesCoss=Cgd+Cds

  • Crsssemideentrelacompuertayeldrenaje(sincortocircuitos),porlotantoesCgdmáslacapacidaddelaseriedeCgsyCds:Crss=Cgd+1/(1/Cgs+1/Cds)

Sinembargo,cuandomirolahojadedatosdeun AO3162 , hay algo extraño: este dispositivo tiene valores típicos de C iss = 4.2 pF, C oss = 0.45 pF y C rss = 0.05 pF.

C gd debe ser muy pequeño, por lo que me acerco a C gs = C iss y C ds = C oss . Sin embargo, la capacidad en serie de estos es de 0,41 pF, mucho mayor que el valor medido para C rss . ¿Cómo es esto posible?

    
pregunta kassiopeia

2 respuestas

5

\ $ C_ {rss} \ $ no se mide colocando un medidor de capacitancia entre la compuerta y el drenaje, y dejando la fuente abierta.

Se deduce del comportamiento de rampa, que se controla en gran medida por la capacitancia de Miller, la corriente de la compuerta necesaria para cargar el capacitor \ $ C_ {rss} \ $, cuando el drenaje está girando en voltaje.

Esto es equivalente a realizar una medición de capacitancia de tres terminales a través de la puerta y el drenaje, con un terminal de protección en la fuente. Esto es capaz de medir los tres condensadores en ese diagrama de forma independiente, incluso para los valores muy diferentes que se muestran.

    
respondido por el Neil_UK
5

Parte de la respuesta se puede inferir de Rds (encendido) que es 500 ohmios (máx.), diez mil veces el Rds (encendido) de un MOSFET de conmutación típico (por ejemplo, 0.05 ohmios).

Los MOSFET de conmutación de alta potencia generalmente se implementan como miles de MOSFET más pequeños conectados en paralelo, lo que los hace susceptibles a los procesos de fabricación VLSI, pero se ajustan para un voltaje más alto.

Las resistencias ON individuales de cada suma de FET en paralelo para hacer los valores absurdamente pequeños (miliohmios) que ve para todo el dispositivo.

Desafortunadamente, los valores de capacitancia parásita también se suman en paralelo, por lo que los valores de pF que esperaría para un MOSFET individual aumentan a los valores de nF que ve para el dispositivo total.

Entonces. Si también escalamos el Crss en 10000, veríamos 500pf (typ) o 700pf (max) que está más cerca de los valores que se esperaría para un dispositivo 50mohm escalado.

Por lo tanto, mi hipótesis es que este dispositivo es un solo FET o una pequeña matriz (aproximadamente 2,4) optimizado para la conmutación de baja corriente donde no importan unos pocos cientos de ohmios Rds (encendido). Morir las fotos sería interesante ...

Sin embargo, no es una explicación completa, ya que Crss (escalado en 10000) no se encuentra en el rango típico de nF.

¿Pero nota que el voltaje de ruptura es inusualmente alto, a 700 V? Eso implica capas dieléctricas inusualmente gruesas, para mantener la intensidad de campo (en voltios / metro) entre el drenaje y todo lo demás hasta los límites normales.

Y aumentar el grosor dieléctrico en cualquier capacitor reducirá la capacitancia.

Entre estos efectos (escalado y ajuste para alto voltaje) creo que podemos explicar la capacidad inusualmente baja.

    
respondido por el Brian Drummond

Lea otras preguntas en las etiquetas

Usando el osciloscopio para que nada explote ¿Cómo las radios compactas de AM establecen un terreno?