Tenemos un brazo SoC (sistema en chip) conectado con I2S a un DSP (procesador de señales digitales). SoC y DSP son compatibles con 48 kHz, 8 canales y 16 bits en modo TDM.
¿Es posible utilizar esta interfaz para enviar 24 canales, 16 kHz y 16 bits, ya que DSP puede codificar los datos y SoC puede decodificar estos datos codificados?
Tiene el ancho de banda para hacerlo, pero es posible que tenga que modificar el protocolo o agregar hardware para distinguir los canales. Dice que su SoC y DSP pueden admitir 8 canales, por lo que eso implica que hay un mecanismo además de I2S, que generalmente solo admite dos canales con la sincronización de cuadros que distingue entre los dos. Si se especifica en hasta 8 canales, entonces eso podría ser una limitación diseñada, o si se especifica para 8 canales a 48KHz, puede ser extensible a 24 a la tasa más baja.
Quizás la solución más sencilla si solo se admiten 8 de forma nativa es usar 2 GPIO para extender el esquema de direccionamiento nativo de 8 canales.