Invertir REFCLOCK de Ethernet PHY

0

Hace unos años tuve que diseñar una placa que utilizara la MCU NXP LPC1769 y tuviera conectividad Ethernet. Necesitaba un chip PHY y se eligió el LAN8720.

Sin embargo, durante el diseño, noté que NXP en sus tableros de desarrollo utiliza un búfer inversor en la señal REFCLOCK (vea here , U9). Busqué en la hoja de datos, pero realmente no pude entender la razón de este inversor. Finalmente decidí seguir sus consejos y también usar el inversor. El tablero funcionó a la perfección, al igual que muchos otros diseños siguientes.

Ahora estamos migrando a la MCU STM32F427, y nuevamente necesito conectividad Ethernet. Planeo usar de nuevo el LAN8720 PHY, pero estoy confundido acerca de si debo invertir la señal REFCLOCK nuevamente.

Como no entendí por qué se necesitaba en el primer caso, no estoy seguro de qué buscar ahora para garantizar si es necesario o no.

¿Por qué se usó este inversor? ¿Dónde se puede encontrar información en la hoja de datos sobre esto? Y lo más importante, ¿cómo puedo saber si lo necesito en el nuevo diseño ?

Nota: el espacio es un bien escaso para mi nuevo diseño, por lo que eliminar incluso una parte tan pequeña será beneficioso. Realmente no me gustaría agregarlo al diseño solo para un enfoque de prueba y error, solo para descubrir que es necesario omitir ...

    
pregunta user3634713

2 respuestas

0

La respuesta está en la página 29 de la hoja de datos de LAN8720A: El modo de salida REF_CLK no forma parte de la especificación RMII. El tiempo en este modo no cumple con la especificación RMII. Para garantizar el funcionamiento correcto del sistema, se debe realizar un análisis de temporización del MAC y LAN8720.

Apostaría a que NXP hizo ese análisis y necesitaba invertir el reloj para lograr buenos márgenes de tiempo. El retraso de propagación del inversor LVC, y quizás incluso las longitudes de rastreo RMII, han sido parte de ese proceso.

Los requisitos y características de temporización del STM32F427 deben ser muy similares a los del LPC1769; RMII es RMII ... ¡Pero haría un nuevo análisis si fuera usted!

    
respondido por el amb
0

Hay una parte interesante en LAN8720 hoja de datos, página 29 abajo:

  

El modo de salida REF_CLK no forma parte de la especificación RMII. El tiempo en este modo no cumple con la especificación RMII. Para garantizar el funcionamiento correcto del sistema, se debe realizar un análisis de tiempo del MAC y LAN8720.

En otras palabras, el problema depende del PCB Desinger ...

Si observa el esquema de LPCXpresso, no solo existe el inversor, sino también una huella (despoblada) para una resistencia de derivación.

Sugiero utilizar el mismo enfoque, para que pueda rellenar el inversor o la resistencia en el producto final, dependiendo de los resultados de las pruebas.

    
respondido por el Turbo J

Lea otras preguntas en las etiquetas