En mi libro hay la arquitectura de un circuito básico con un medio sumador con 1 AND y 1 XOR para el acarreo, y un medio sumidero "mutilado" con un XOR para el acarreo anterior. Luego diga que el tiempo mínimo de una operación es $$ t_ {min} = t_ {xor} $$ (sin carry) y el tiempo máximo es $$ t_ {max} = t_ {xor} + t_ {y} $$ pero el tiempo máximo no debe ser $$ t_ {max } = 2t_ {xor} + t_ {y} $$ ?
La salida del XOR superior es no una entrada a la lógica que genera D1, por lo que el retraso a través del XOR superior no contribuye al retraso de Q0 y Q1 a D1. >
Tu circuito "mutilado" no tiene ningún sentido. Un medio sumador es sólo dos puertas:
Un sumador completo combina dos semi sumadores y una compuerta OR para manejar el traspaso y generar el traspaso:
Si, por algún motivo, quisiera un circuito que tuviera una entrada pero no una salida, simplemente eliminaría todas las puertas AND y OR:
No hay ninguna configuración que tenga una puerta XOR después de cualquier puerta AND u OR.
Lea otras preguntas en las etiquetas adder