Estoy diseñando la placa principal utilizando Altera FPGA. En circuito necesito reloj diferencial externo. En la placa principal introduje un circuito generador de reloj, también tengo la posibilidad de tomar el reloj de la placa secundaria externa. El rango de frecuencia del reloj es de 10-200 MHz. Hay dos posibilidades, pero al momento se selecciona una fuente
1) Generación de reloj a bordo para FPGA
2) De la placa externa a FPGA
¿En esto puedo usar el pin berg masculino para la selección de la fuente del reloj entre el circuito de la placa o la placa externa? Si uso el pin Berg, ¿afecta de alguna manera a la señal del reloj?
Puedo usar IC de multiplexación de reloj, aún así aumentará la cantidad de hardware ya que tengo 4 señales de entrada de reloj. ¿Una opción más para colocar el circuito de generación de reloj cerca de la cabecera y acortar directamente la traza sin ningún puente?
¿Berg pin daña en esta condición? En caso afirmativo, ¿cuáles son los diferentes efectos en la señal del reloj?
Si fusiono directamente ambas señales, ¿cuáles son los diferentes efectos de las mismas?
Como he visto mucha placa en la que se utiliza el puente de pin de berg para la fuente del reloj de selección, pero tiene un rango de frecuencia más pequeño, como 5 MHz. Una de las referencias de Microchip está aquí.
enlace
Por favor, sugiere cualquier otra opción