Ejercicio sobre los umbrales de voltaje del puerto lógico

0

¡No entiendo cómo el profesor resuelve este ejercicio!

Tengo dos puertos lógicos conectados y quiero calcular el tiempo de transición de bajo a alto, por ejemplo.

Enlasolución,eltiempomínimoeseltiempoparaalcanzar \ $ V_ {il} \ $ y el tiempo máximo es el tiempo para alcanzar \ $ V_ {ih} \ $ . Mi duda es la siguiente: en los voltajes entre \ $ V_ {il} \ $ y \ $ V_ {ih} \ $ , el segundo puerto, para la definición de \ $ V_ {il} \ $ no entiendo alto (supongo) porque es una zona de transición, entonces, ¿por qué es el tiempo mínimo de transición de bajo a alto?

    
pregunta Lorenzoi

2 respuestas

0

Dado que lleva tiempo cambiar el voltaje, el tiempo mínimo de transición se producirá cuando su señal tenga que realizar el menor cambio posible en el voltaje. Si la señal comienza como un '0' lógico, su voltaje máximo es \ $ V_ {IL} \ $ . El voltaje más pequeño que se reconocerá como un '1' lógico es \ $ V_ {IH} \ $ . Por lo tanto, el cambio más pequeño posible de voltaje de lógica baja a lógica alta es de \ $ V_ { IL} \ $ a \ $ V_ {IH} \ $ y el tiempo mínimo de transición es el tiempo requerido para la señal voltaje para hacer ese cambio.

    
respondido por el Elliot Alderson
0

Cuando el voltaje de entrada está entre Vil y Vih, la respuesta del circuito no está definida. Puede interpretarse como alto o bajo. La mayoría de las entradas harán la transición en algún punto intermedio. Sin embargo, es probable que haya un punto en el que ambos transistores estén encendidos, y usted obtenga una corriente de disparo. Esto puede dañar la entrada y, en algunos casos, pueden producirse bordes dobles ... es por eso que los tiempos de subida en las entradas de reloj son críticos. Es inevitable que la tensión de entrada esté en este rango en algún momento durante la transición, pero observar las especificaciones de tiempo de subida evitará comportamientos no deseados.

    
respondido por el Cristobol Polychronopolis

Lea otras preguntas en las etiquetas