La forma en que funciona el acumulador de fase en la síntesis digital directa es que cada ciclo de reloj en fclk, la palabra de sintonización de frecuencia se agrega al registro de fase.
Por ejemplo, suponga que el registro de fase comienza en 0 y la palabra de frecuencia es 5.
Después del primer pulso fclk, el registro de fase se vuelve igual a 5. Después del segundo pulso de reloj, el registro de fase se convierte en 10. Esto continúa para cada pulso de reloj
El tamaño del registro de fase y la palabra de ajuste depende del tamaño de Sine ROM y de la precisión que necesita para alcanzar su forma de onda. Un registro más grande tendrá más precisión para determinar la frecuencia a la que puede ejecutar.
Aquí es un enlace a una hoja de datos para un DDS integrado circuito. Las páginas 11 y 12 entran en la teoría de cómo funcionan.