Estoy intentando modelar un Árbitro en VHDL. Para esto he creado un autómata de Moore y actualmente estoy mapeando la salida.
La salida debe ser cuando se asigna desde el estado:
z1 z0 | y
0 0 | 0000
0 1 | inB
1 0 | inA
1 1 | inA
Entonces, básicamente, dependiendo del estado z, ya sea inB, inA o 0000 se debe pasar a la salida y.
¿Cómo puedo modelar esto en un DNF? Normalmente procesaría encontrando las filas y con un 1 en él, pero aquí no sé cómo proceder.