Implementando un contador simple usando VHDL

Navega tus respuestas
0

Hola, estoy intentando implementar un contador con control externo. Soy un poco nuevo en VHDL y sigo recibiendo un error de sintaxis para el siguiente código. ¿Puede alguien ayudarme a entender por qué hay un error aquí? 

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity lab5 is
    Port ( Abbreviate : in  STD_LOGIC;
           Halt : in  STD_LOGIC;
           clk : in  STD_LOGIC;
              LED_left : out STD_LOGIC_VECTOR(7 downto 0);
              LED_right : out STD_LOGIC_VECTOR(7 downto 0));
end lab5;

architecture Behavioral of lab5 is
type State_type is (two, three, one, six, zero, seven);
signal state : State_type;
signal state_right : State_type;
signal first_time : integer := 1;
state <= two;
state_right <= six;
begin
process(clk)
        begin 
        if (rising_edge(Abbreviate)) then
        first_time <= '1';
        end if;
        if(rising_edge(clk)) then
        case state is
        when two =>

        if (Halt = '1') then
        state <= two;
        LED_left <= "1111001";
        else
        state <= three;
        LED_left <= "1101101";
        end if;
        when three =>

        if (Halt = '1') then
        state <= three;
        LED_left <= "1101101";
        else
        state <= one;
        LED_left <= "0100100";
        end if;
        when one =>

        if (Halt = '1') then
        state <= one;
        LED_left <= "0100100";
        else
        state <= six;
        LED_left <= "1011111";
        end if;

        when six =>

        if (Halt = '1') then
        state <= six;
        LED_left <= "1011111";
        else
        state <= zero;
        LED_left <= "1111110";
        end if;

        when zero =>

        if (Halt = '1') then
        state <= zero;
        LED_left <= "1111110";
        else
        state <= two;
        LED_left <= "1111001";
        end if;
        end case
        end if;

        case state_right is
        when six
        if (Abbreviate = '1') then
        if (first_time = '1') then
        if (state = two) then
        state_right <= six;
        LED_right <='1011111';
        first_time <= '0';
        end if;
        else
        state_right <= seven;
        LED_right <='1100100';
        end if;
        else
        state_right <= six;
        LED_right <= '1011111';
        end if

        when seven
        state_right <= six
        LED_right <= '1011111';
        end if 
        end process

end Behavioral;

Los errores están en la línea 45 y dice un error de sintaxis cerca del "estado" y la línea 103 que dice un error de sintaxis cerca del "fin"

Gracias de antemano por ayudarnos.

    
pregunta Akhil Manish Thalathoti

1 respuesta

0

Acabo de corregir los errores de sintaxis. Desde el punto de vista del diseño en un proceso síncrono, debe tener un solo miembro en la lista de sensibilidad. (aquí su nombre es CLK) recuerde que no se le permite usar el aumento de la cobertura para una señal que no se encuentra en la lista de sensibilidad y no es una buena práctica tener más de una señal de pulso de reloj en un proceso. Es el código corregido: 

    library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity lab5 is
    Port ( Abbreviate : in  STD_LOGIC;
           Halt : in  STD_LOGIC;
           clk : in  STD_LOGIC;
           LED_left : out STD_LOGIC_VECTOR(6 downto 0);
           LED_right : out STD_LOGIC_VECTOR(6 downto 0));
end lab5;
architecture Behavioral of lab5 is
type State_type is (two, three, one, six, zero, seven);
signal state : State_type := two;
signal state_right : State_type := six;
signal first_time : integer := 1;
begin
process(clk)
begin 
  if (rising_edge(clk)) then
     if Abbreviate ='1' then
        first_time <= 1;
     end if;
  end if;
  if(rising_edge(clk)) then
      case state is
        when two =>

        if (Halt = '1') then
          state <= two;
          LED_left <= "1111001";
        else
          state <= three;
          LED_left <= "1101101";
        end if;
        when three =>

        if (Halt = '1') then
          state <= three;
          LED_left <= "1101101";
        else
          state <= one;
          LED_left <= "0100100";
        end if;
        when one =>

        if (Halt = '1') then
          state <= one;
          LED_left <= "0100100";
        else
          state <= six;
          LED_left <= "1011111";
        end if;

        when six =>

        if (Halt = '1') then
          state <= six;
          LED_left <= "1011111";
        else
          state <= zero;
          LED_left <= "1111110";
        end if;

        when zero =>

        if (Halt = '1') then
          state <= zero;
          LED_left <= "1111110";
        else
          state <= two;
          LED_left <= "1111001";
        end if;
        when others => null;
      end case;

      case state_right is
        when six =>
        if Abbreviate ='1' then
          if (first_time = 1) then
            if (state = two) then
              state_right <= six;
              LED_right <= "1011111";
              first_time <= 0;
            end if;
          else
            state_right <= seven;
            LED_right <= "1100100";
          end if;
        else
          state_right <= six;
          LED_right <= "1011111";
        end if;

        when seven =>
          state_right <= six;
          LED_right <= "1011111";
        when others => null;
      end case;
  end if;
end process;
end Behavioral;
    
respondido por el BD_CE

Lea otras preguntas en las etiquetas

Regulador de voltaje en la captura de OrCAD Problema que identifica el componente