Realmente depende de cómo se construye la puerta. Para una simulación completamente precisa, tienes que hacer una simulación analógica a nivel de transistor. Sin embargo, es posible extraer parámetros de tiempo de una simulación a nivel de transistor y abstraerlos un poco. Los tiempos de subida y bajada de la salida y los retrasos de propagación dependerán de los tiempos de subida y caída de la entrada, la capacitancia de la carga de salida, la tensión de alimentación, la temperatura y el estado de las entradas. Sí, es posible que la misma transición de entrada tenga un retardo de propagación que depende del estado de las otras entradas. Estas técnicas se utilizan en los modelos de tiempo utilizados en el diseño ASIC y FPGA tanto en el análisis de tiempo estático como en el lugar y la ruta en función del tiempo.
Fundamentalmente, el retraso de propagación está determinado por el tiempo que tarda la salida en transitar en respuesta a un cambio en la entrada. Esto depende exactamente de cómo se construye la puerta en un nivel de transistor. Para un solo inversor CMOS de dos transistores, el retraso de propagación está determinado por las características eléctricas analógicas de los transistores y su capacitancia parásita. La entrada girará a cierta velocidad, luego, una vez que se alcance el umbral, la salida comenzará a girar. Si la entrada cambia antes de que la salida termine de girar, entonces la salida comenzará a retroceder hacia el otro lado y terminará con una salida altamente distorsionada. Entonces, para un solo inversor, la salida para un cambio más rápido que el retardo de propagación sería un nivel lógico no válido (es decir, x). Sin embargo, las "puertas" pueden ser mucho más complicadas que un solo inversor. Por ejemplo, si tiene una "puerta" que se construye a partir de una cadena de 100,000 inversores, entonces el retardo de propagación de toda la unidad será 100,000 veces el retardo de propagación de un solo inversor y es ciertamente posible tener múltiples transiciones en Vuelo 'al mismo tiempo, siempre que estas transiciones no sean más rápidas de lo que cada inversor individual puede manejar.