amplificador de sentido actual

0

Me encontré con este circuito para un sentido de la corriente del lado alto utilizando el espejo de corriente BJT, y estoy tratando de derivar una fórmula de cómo podría calcular la salida de voltaje de detección (yendo al pin FB) en términos de Isense y resistencias utilizadas. Me está costando entender cómo derivaron sus fórmulas. En primer lugar, ¿de dónde viene el 1.25 para calcular su \ $ R_ \ mathrm {FB1} \ $ , y cuando dice una corriente de polarización sugerida de 1mA, es esto lo que se refiere a la base actual, y por qué 1mA?

  

Resistor \ $ R_ \ mathrm {B} \ $ establece una corriente de polarización a través del transistor de la derecha. La corriente de sesgo sugerida para el PNP.   Los transistores son 1 mA. \ $ R_ \ mathrm {B} \ $ se selecciona dividiendo la tensión de salida típica menos una caída de diodo por 1 mA.    $$ R_ \ mathrm {B} = \ frac {V_ \ mathrm {O} - 0.6} {0.001} = 32.6 \ mathrm {k} \ Omega \ label {1} \ tag {5} $$    $$ R_ \ mathrm {B} = 32.4 \ mathrm {k} \ Omega \ pm 1 \% \ label {2} \ tag {6} $$    \ $ R_ \ mathrm {FB1} \ $ está configurado para sesgar el PNP de la izquierda en 1 mA, usando la siguiente expresión    $$ R_ \ mathrm {FB1} = {1.25 \ sobre 0.001} = 1.25 \ mathrm {k} \ Omega \ label {3} \ tag {7} $$    $$ R_ \ mathrm {FB1} = 1.24 \ mathrm {k} \ Omega \ pm 1 \% \ label {4} \ tag {8} $$    \ $ R_ \ mathrm {FB2} \ $ está configurado para amplificar la señal de detección actual para igualar el voltaje de realimentación:    $$ R_ \ mathrm {FB2} = \ frac {I_ \ mathrm {F} \ times R_ \ mathrm {SNS} \ times R_ \ mathrm {FB1}} {1.25} \ label {5} \ tag {9} $$    $$ R_ \ mathrm {FB2} = \ frac {1.0 \ times 0.2 \ times 1240} {1.25} = 198 \ Omega \ label {6} \ tag {10} $$    $$ R_ \ mathrm {FB2} \ text {is} 200 \ Omega \ pm 1 \% \ label {7} \ tag {11} $$    Nota de aplicación de Texas Instruments: AN-1696

Ahora usa "1" para el transistor izquierdo y "2" para el transistor derecho:

A mi entender, la base de los dos transistores estará en \ $ V_ \ mathrm {O} - V_ \ mathrm {BE2} \ $ (gota hacia adelante de transistor derecho). Haciendo KVL alrededor del bucle superior, tienes $$ R_ \ mathrm {SNS} \ cdot I_ \ mathrm {SNS} + V_ {BE2} = V_ {BE1} + R_ \ mathrm {FB2} \ cdot I_ {E1}. $$ Para un par coincidente, donde \ $ V_ \ mathrm {BE1} \ sim V_ \ mathrm {BE2} \ $ , esto da $$ R_ \ mathrm {SNS} \ cdot I_ \ mathrm {SNS} = R_ \ mathrm {FB2} \ cdot I_ {E1}, $$ así que \ $ R_ \ mathrm {FB2} \ $ tiene el mismo potencial que \ $ R_ \ mathrm {SNS} \ $ , y para una resistencia de detección y corriente de carga dada, \ $ I_ \ mathrm {E1} \ $ se establece en \ $ R_ \ mathrm {FB2} \ $ como: $$ I_ \ mathrm {E1} = \ frac {R_ \ mathrm {SNS} \ cdot I_ \ mathrm {SNS}} {R_ \ mathrm {FB2}}. $$ Dado que \ $ I_ \ mathrm {E1} \ gg I_ \ mathrm {B1} \ $ , entonces \ $ I_ \ mathrm {C1} \ sim I_ \ mathrm {E1} \ $ , así que \ $ V_ \ mathrm {SNS} \ sim I_ \ mathrm {E1} \ cdot R_ \ mathrm {FB2} \ $ . Asi que: $$ V_ \ mathrm {SNS} = R_ \ mathrm {SNS} \ cdot I_ \ mathrm {SNS} \ cdot \ frac {R_ \ mathrm {FB1}} {R_ \ mathrm {FB2}}. $$

Entonces, ¿es esta una fórmula correcta para usar en la salida \ $ V_ \ mathrm {SNS} \ $ ?

Creo que no estoy entendiendo algo correctamente, porque no obtengo el efecto que \ $ R_ \ mathrm {B} \ $ realmente tiene en esta fórmula ? La fórmula que obtuve anteriormente no incluye \ $ R_ \ mathrm {B} \ $ , pero creo que la corriente base de ambos transistores se establece en \ $ R_ \ mathrm {B} \ $ , y la corriente del colector / emisor debe estar relacionada con la corriente base como una aproximación: $$ I_ \ mathrm {B} = \ frac {I_ \ mathrm {E}} {\ beta}, $$ donde \ $ \ beta \ $ es la ganancia actual, pero si intento derivar una fórmula de esa manera, parece que no puedo obtener el mismo resultado.

Entonces, ¿dónde deberían entrar en estos cálculos la base actual y \ $ \ beta \ $ ?

¿No podría simplemente reemplazar el par de transistores (diodos emisores) con dos diodos regulares O juntos y conectados a \ $ R_ \ mathrm {FB1} \ $ ¿Y llegar a la misma fórmula y funcionalidad?

    
pregunta Nabla_x

2 respuestas

0

hFE o Beta no afecta este diseño, que es como un emisor común con polaridad H

La caída de voltaje en Rsns se compara con una referencia interna de intervalo de banda de 1.25 V para la regulación de corriente lineal.

La ganancia se controla mediante Rc / Re = Rfb1 / Rfb2 = Av = 1240/200 = 6.2 o 1.25k / 200 = 0.125. Veo que eligieron 1240 como el valor más cercano.

Los Rsns en su pregunta parecen ser de 0.2 ohms o 0.2V / A para una corriente de entrada a conversión de voltaje.

Por lo tanto, la ganancia se elige para que sea igual a 1.25 V (al igual que en LM317 en Vadj, la caída de Vout es siempre 1.25 V)

6.25 * 0.2V / A = 1.25V @ 1A pero como eligieron 1240 en lugar de 1.25k

6.2 * 0.2V / A = 1.24V para alcanzar 1.25V en el circuito de retroalimentación del comparador de alta ganancia, la corriente debe aumentar de 1A a 1.008A para que el voltaje de caída en Rsns = vaya de 0.2 a 0.2016V.

más detalles

Esto es < 1% y las tolerancias R aportarán algunos errores además del error de redondeo al elegir los valores R más cercanos.

Un buen diseñador trabaja ESPECIFICACIONES para Isns y% Tolerancia para elegir los valores de los componentes finales.

A diferencia de un LM317 usado como limitador de corriente que baja un mínimo de 1.25 V para Vadj y más para el espacio en Vin, este diseño solo cae 0.2 V / A. Cuando se calcula la disipación de potencia a 1A, es de 0.2W, lo que significa que para una resistencia de 1 / 4W nominal para una temperatura de 125 ° C a 25 ° C, esa parte alcanzará el 0.2 / 0.25 80% del aumento de temperatura de 100 ° C que quema tu dedo a menos que elijas una 1 / 2W o más R.

Existe una buena posibilidad de quemar los dedos de sus LED también con 1A * 3V a menos que calcule su resistencia térmica del diseño Tja [W / 'C]

Un diseño mejor siempre usa una caída de voltaje más pequeña para derivaciones de corriente y es por eso que 50mV a 75mV es bastante estándar pero luego el voltaje de compensación de entrada se vuelve más crítico, pero eso se puede resolver.

La pérdida de calor de la regulación se debe descargar en algún lugar, por lo que usar una Resistencia de mayor potencia es mejor que calentar el regulador lineal. de modo que para evitar ambas pérdidas de calor, los diseños de PWM como este a menudo utilizan un modo de histéresis con un inductor para almacenar la energía. Ahora tiene un regulador de corriente SMPS eficiente con el LM5022. Le dejaré averiguar cómo funciona el resto con histéresis y un LPF para el filtro de detección actual a la entrada COMP.

    
respondido por el Tony EE rocketscientist
0

Como con cualquier cosa en ingeniería, se trata de hacer las aproximaciones correctas, para simplificar las ecuaciones requeridas y cebar nuestra intuición. .

Puedes ver el circuito de varias maneras diferentes, todas las cuales serían correctas en un grado u otro. Todo lo cual puede aportar algo de información sobre el funcionamiento del circuito.

  1. Como una fuente de corriente Widlar ligeramente modificada, eso requiere resolver una ecuación trascendental.
  2. Como un amplificador diferencial de base común con \ $ I_FR_ {SNS} \ $ como su propia entrada, \ $ ~ V_ {OUT} \ $ como voltaje de modo común / sesgo, y RB y \ $ R_ {FB2} \ $ como la red de retroalimentación.
  3. Como un amplificador de base común predispuesto por un transistor conectado a diodo y con \ $ R_ {FB2} \ $ como respuesta.
  4. Como un amplificador de emisor común. Con \ $ R_ {FB2} / R_ {FB1} \ $ como una buena aproximación a su ganancia.
  5. Como transistores individuales que resuelven ecuaciones KCL aproximadas.
  6. Use todo lo anterior y examine las condiciones límite.

Como fuente de corriente Widlar, usted sabe que la corriente en la rama Q2 definirá el sesgo reflejado y, dependiendo de \ $ R_ {SNS} \ $ y la corriente de salida será más alta que la corriente a través de la rama Q1. Está diseñando para \ V_ {OUT} \ $, sabe que la caída de la resistencia sensorial será pequeña, por lo que elige un sesgo razonable para el espejo y la elección de los transistores. 1mA es un sesgo razonable en muchos casos, por lo que sería 0.1mA y 10mA parece un desperdicio. Esta elección afecta principalmente a la respuesta de frecuencia del amplificador que podría interactuar con el circuito de retroalimentación del regulador y afectar la estabilidad.

Pero aquí es donde su análisis se mete en problemas. Usted asume que Vbe de ambos transistores tiene que ser el mismo, lo que obliga automáticamente a que sus corrientes sean iguales, lo que también va en contra de lo que sabemos sobre ese tipo de espejo de corriente.

La razón por la que TI asume 1.25V en \ $ R_ {FB1} \ $ Con 1mA en él, es porque esta es la condición de polarización deseada y esa es la tensión Impuesto por el circuito de retroalimentación del regulador. La única forma en que esto puede suceder es si la caída entre RFB2 y RSNS es la misma.

Por lo tanto, la relación \ $ R_ {FB2} / R_ {SNS} \ $ multiplicada por la corriente de polarización de 1mA determina la corriente de salida del diseño.

Entonces. ¿Qué pasa si no hay carga? La tensión de salida aumentará hasta que 1 mA pase por RFB1. Esto requerirá una gran corriente en RB, según lo determinado por el espejo Widlar. Entonces, RB y RFB2 determinan el voltaje de salida máximo (descifrarlo requiere resolver la ecuación trascendental).

Pero más al punto, \ $ R_ {B} / R_ {FB1} * 1.25V + 0.7V \ $ determina el voltaje de salida en la operación deseada condición.

Tenga en cuenta que hay un acto de equilibrio. Tanto Vout como IF están siendo regulados por el circuito de retroalimentación. Pero la ganancia para la corriente es \ $ R_ {SNS} * R_ {FB2} / R_ {FB1} \ $ mientras que el voltaje es \ $ R_B / R_ {FB1} \ $

    
respondido por el Edgar Brown

Lea otras preguntas en las etiquetas