Estado metaestable cuando S = R = 1 en SR Latch?

0

Según wikibooks , en la sección SR Latch, S = R = 1 es un estado metaestable. Las siguientes cosas se mencionan en el encabezado

  

Sin embargo, cuando ambas entradas son altas al mismo tiempo, hay un problema: es   se les dice que produzcan simultáneamente una Q alta y una Q baja. Esto   produce una "condición de carrera" dentro del circuito, cualquiera que sea el flip flop   tener éxito en cambiar primero se retroalimentará al otro y afirmará   sí mismo. Idealmente, ambas puertas son idénticas y esto es "metaestable",   y el dispositivo estará en un estado indefinido por un período indefinido.   En la vida real, debido a los métodos de fabricación, una puerta siempre ganará,   Pero es imposible saber cuál será para un dispositivo en particular.   desde una línea de montaje. El estado de S = R = 1 es por lo tanto "ilegal"   y nunca debe ingresarse.

Esto simplemente no es cierto. Cuando ambas entradas son altas al mismo tiempo, ambas salidas son cero debido a la propiedad de la compuerta NOR, en la cual, si alguna entrada es 1, independientemente de la otra entrada, la salida será 0. Dado que S y R se introducen en las compuertas NOR, independientemente de la salida de las puertas NOR, las salidas serán ambas de 0.

Ya que soy bastante nuevo en electrónica, necesitaba saber cuál es la forma correcta de pensar cuando SR flip flop está en estado prohibido.

Además, no estoy preguntando por qué S = R = 1 es un estado prohibido (porque Q = Q ', y tendrá problemas después cuando se cambie SR), lo que realmente estoy preguntando es por qué se considera metaestable en El enlace que he mencionado.

    
pregunta Murtaza Raja

1 respuesta

0

La condición de entrada donde S = 1 y R = 1 para un pestillo NOR es un estado de entrada ilegal, pero no un estado metaestable, como observó.

Cuando tanto S como R son 1, debe ser cierto que ambas salidas (Q y Qbar) son 0. Esto claramente no es un estado metaestable. Sin embargo, si las entradas deben realizar una transición directa e instantánea de S = R = 1 a S = R = 0 (el estado MANTENER), entonces se puede producir metastabilidad. Esa es una razón para llamar a S = R = 1 un estado ilegal. La otra razón es que una condición de entrada que hace que tanto Q como Qbar tengan el mismo valor es lógicamente inválida y es probable que cause problemas en otra lógica que depende de valores válidos de esas salidas.

    
respondido por el Elliot Alderson

Lea otras preguntas en las etiquetas