Permítame explicarle cómo leer. Leí el Diagrama de estado. Si usa métodos de reducción de mapeo, observa que todos los cambios se producen en operaciones de borde alto ascendente o de alta asíncrono activo.
Ahora, enseñar cómo leer un diagrama de estado es como enseñar cómo leer un esquema.
- En el estado inicial A, la salida = 0 y permanece allí hasta que la entrada = uno (1) llegue al estado B
- El estado B todavía está fuera = 0 mientras espera que la entrada vuelva a ser alta y, cuando lo hace, restablece la salida = 0 (se traga un impulso)
- El estado C se produce cuando la entrada baja y elimina la condición establecida anterior en un pestillo interno a la espera de que la entrada pase al estado D
- Estado D Establece la salida alta en el borde ascendente de la entrada. (otro estado alto de evento impar)
- El estado D eliminó la condición de bloqueo establecido con un estado de memoria interna y está esperando el descanso desde otra entrada baja a alta, luego restablece la salida baja y vuelve al estado A
- El estado A también elimina el estado interno de reinicio mientras establece la salida.
Como hay 4 estados, se requieren dos pestillos para contar las fases usando las entradas internas establecidas / restablecidas. El 3er RS FF se usa para definir la salida en cada 2do estado usando la configuración de ajuste de reinicio ...
Todos juntos tienen 1 D Flip flop con Qbar a D usando Clk como la entrada activa que detecta los cambios del diagrama de estado de las entradas de O a 1 ... en otras palabras, sensibles al borde ascendente.
Dado el requisito de contar el pulso impar (o cualquier otro pulso), tienes una división simple por dos contadores. Solo las condiciones iniciales determinan si comienzas con cero o con uno. Cuando se restablece a cero ... se detecta la salida complementaria para alternar o contar el primer pulso y luego ignorar cada pulso par después de eso ... por lo tanto, una división por dos.
Todo lo que se necesita es un simple T FF o D FF con retroalimentación negativa o un contador / 2.
