En diversas tecnologías (discreta, ASIC, FPGA), me gustaría saber si las señales asíncronas configuradas y reiniciadas están siempre presentes en los flip-flops D (activados por el borde). Si no, ¿cómo se puede manejar el proceso de reinicio?
En diversas tecnologías (discreta, ASIC, FPGA), me gustaría saber si las señales asíncronas configuradas y reiniciadas están siempre presentes en los flip-flops D (activados por el borde). Si no, ¿cómo se puede manejar el proceso de reinicio?
Creo que los FPGA siempre tienen un reinicio asíncrono para todo el dispositivo, como parte del proceso de programación. No sé si siempre puede conectar reinicios asíncronos individuales a celdas individuales.
En la tecnología ASIC, las bibliotecas celulares tienen la opción de fracasos con y sin reinicio asíncrono. Cuál se utiliza depende de lo que pidió en Verilog. Si no diseñó un reinicio, no obtendrá uno.
Podría tener un reinicio síncrono en su lugar: Restablecer: síncrono vs asíncrono
Por "discreto", ¿te refieres a dispositivos individuales del estilo de la serie 74?
Lea otras preguntas en las etiquetas integrated-circuit fpga asic flipflop