Estoy confundido con el funcionamiento de un sr latch.
Las dos entradas proporcionadas a nand1 son S y q2 y las entradas proporcionadas a nand2 son r y q1. q1 es la salida de nand1 y q2 es la salida de nand 2. Cuando s = 0 yr = 1, de acuerdo con lo que dice mi libro, nand1 tendrá 0 y 'x' como entrada (donde x puede ser cualquier bit 0 o 1 ya que no importa porque cualquier cosa NANDed con 0 resulta en 1). Entonces, el resultado q1 es 1 que se envía a nand2 junto con r = 1 para dar q2 = 0. Ahora aquí es donde me estoy confundiendo, inicialmente si asumimos que acabamos de construir este pestillo. Entonces, obviamente, tanto q1 como q2 serán cero ya que no se ha iniciado nada. Dado que tanto los bits syr vienen al mismo tiempo, entonces cuando s va a nand1, al mismo tiempo preciso r va a nand2. Ahora, si volvemos a tomar los valores anteriores, es decir (s = 0, r = 1), nand1 se proporciona con s = 0 y q2 = 0, lo que da como resultado q1 = 1. Y nand2 al mismo tiempo se proporciona con r = 1 y q1 = 0 que da como resultado q2 = 1. Esto da como resultado una etapa no deseada en la que ambas salidas son 1.