Distribución de señales, buffers, tiempos de subida y EMC

0

Estoy diseñando un mezclador de audio basado en DSP. Hay 4 convertidores AD / DA (AD1939 y AD1974) y un DSP (OMAP L138), que se encuentra en un módulo portador. Estoy distribuyendo el reloj de cuadro (48kHz) y el reloj de bits (~ 12.3MHz). No he almacenado en búfer las señales de audio digital TDM, ya que son punto a punto.

El reloj de cuadro y el reloj de bits son generados por el convertidor maestro y se envían a otro convertidor esclavo y dos entradas en el DSP. El reloj de bits se envía a dos entradas DSP.

Estoy usando un IDT5T30553DCGI para distribuir las señales pero los tiempos de aumento en las especificaciones parecen ridículamente cortos, con un tiempo de aumento máximo de 1ns para Cl = 15pF. El material de las placas será FR4, las líneas tendrán una longitud de 50-10 y 6-10 cm. Han sido terminados de nuevo con una resistencia de la serie 33Ω, cerca del controlador.

Los nanos segundos bordes crearán radiación alrededor de 350MHz y múltiplos. He estado buscando otras opciones de IC, pero sus especificaciones de tiempo de subida están en el mismo rango de nano segundos.

La placa de audio también tiene Ethernet y todas las etapas de amplificación de E / S de audio analógico. El panel del mezclador está sentado en una bandeja con otros paneles como el video analógico HD.

No necesito pasar ninguna prueba de cumplimiento de EMC o similar. ¿Debo preocuparme por los aspectos de EMC en la placa de audio o adyacente? ¿Debo preocuparme por esos bordes ultra cortos? ¿Estoy siendo demasiado paranoico y está bien? ¿Estoy creando un problema mediante la distribución de señales con esos circuitos integrados y no debo usar nada?

    
pregunta jorpese

2 respuestas

1

¿Qué tan lentos pueden ser los bordes antes de que los datos se vuelvan irreconocibles? Probablemente sea un buen lugar para empezar a pensar. Con un tiempo de subida de 1 ns y 15pF, la resistencia de la salida de conducción será de aproximadamente 20 ohmios. Sin embargo, ha puesto 33R en serie con los controladores, por lo que debería tener un efecto marcado en sus tiempos de subida: probablemente aumentará a 2.6ns y si su reloj es de 12.3MHz (período de 81ns) un aumento de 2.6ns y el tiempo de caída representa el 6.4% del periodo. Probablemente podría aumentar los tiempos de subida / caída hasta aproximadamente el 20% sin muchos problemas.

Esto significaría un aumento / caída en el tiempo de aproximadamente 8 ns. Esto probablemente podría lograrse con 150 ohmios en la salida del controlador, pero, ¿recibiría el chip DSP receptor niveles lógicos suficientes?

No es difícil cambiar estas cosas, pero cambiarlas empeorará o mejorará la placa de audio adyacente. Es imposible decirlo con precisión. Lo único que haré es intentarlo. Es mi recomendación.

    
respondido por el Andy aka
0

Los requisitos de fluctuación del reloj para dichos ADC pueden ser extremadamente exigentes (300 ps RMS en el caso del AD1939), por lo que no creo que los tiempos de subida y bajada sean excesivamente cortos. Si sigue buenas prácticas de diseño en una placa de 4 capas o mejor (no divida los planos de tierra, etc.) y su ruta de señal analógica no permite la rectificación de RF o tiene un ancho de banda excesivo, creo que debería estar bien.

    
respondido por el Spehro Pefhany

Lea otras preguntas en las etiquetas