Half-bridge de conducción cruzada

0

Adjunté un esquema de LTspice, una versión muy simplificada de un medio puente MOSFET impulsado por un transformador de señal aislado push-pull. Los FET son conductores cruzados, pero sus pulsos de puerta no se superponen. Si me equivoco, ¿puede alguien mostrarme el error? ¿Por qué están realizando una conducción cruzada?

El esquema, tal como se ve desde LTspice, tiene este aspecto (el esquema, en el código LTspice .asc, está debajo):

Inclusosilacargayelfiltrodesalidaparecenmuyextrañosparalascondicionesdetrabajo,sonunapruebay,siseeliminaesteproblema,puedentenerlosvaloresfinalescomoestán,asíqueignórelos(amenosquesonlosculpables).

Algunascosasqueheintentado:

  • abandoneeltransformadordeseñalyusefuentesGbrutas(conresistenciasparalelas),mientrasseaseguradequenohayaunimpulsodeconduccióntransversal(locualnoesasí,inclusoahora)

  • aumentandoeltiempomuertoyaexistentede50ns(lafrecuenciadeconmutaciónesde400kHz)a200nsomás,tambiénasegurándosedequenohayaimpulsosdeconduccióntransversales

  • usandoVccinferior(de300Va30V)yusandoFVNXPde6nC/6mOhms(delabasededatospredeterminada),mientrasseaseguradequelosdoscambiosanterioresseajustenalasnecesidades(nohayunidaddecompuertadeconduccióncruzada,etc.).Estecambio,porejemplo,muestralaconduccióndelosFETmientrasquelospulsosdelapuertasevuelvennegativos(!!!).

PodríaagregarotrascosasmenorescomoeliminarCpardelossuministros,dejarsoloRseroagregardiodosidealesalafuentedelapuertacon".model d d Vrev = 12" (un Zener ideal), etc.

Después de todos estos cambios, todavía tengo conductividad cruzada, aunque hay una brecha considerable entre los pulsos de la puerta. A veces (vea el cambio # 3) hago que los FET conduzcan cuando es imposible que ellos conduzcan (pero eso puede deberse a que usé FET de 30 V en un riel de 30 V; prueba, nada más). En este punto decidí pedir ayuda.

Aquí está el esquema de LTspice

Version 4
SHEET 1 2260 680
WIRE 1712 -192 1552 -192
WIRE 1552 -160 1552 -192
WIRE 928 -128 736 -128
WIRE 1104 -128 928 -128
WIRE 1376 -112 1344 -112
WIRE 1456 -112 1440 -112
WIRE 1456 -80 1456 -112
WIRE 1488 -80 1456 -80
WIRE 1504 -80 1488 -80
WIRE 1344 -64 1344 -112
WIRE 1344 -64 1328 -64
WIRE 1408 -64 1344 -64
WIRE 928 -16 928 -48
WIRE 976 -16 928 -16
WIRE 1104 -16 1104 -48
WIRE 1152 -16 1104 -16
WIRE 864 0 816 0
WIRE 880 0 864 0
WIRE 1056 0 1024 0
WIRE 752 16 672 16
WIRE 1456 16 1328 16
WIRE 1552 16 1552 -64
WIRE 1552 16 1456 16
WIRE 1632 16 1552 16
WIRE 1664 16 1632 16
WIRE 1776 16 1744 16
WIRE 1792 16 1776 16
WIRE 1552 32 1552 16
WIRE 1792 32 1792 16
WIRE 672 48 672 16
WIRE 1376 80 1344 80
WIRE 1456 80 1440 80
WIRE 1456 112 1456 80
WIRE 1488 112 1456 112
WIRE 1504 112 1488 112
WIRE 1344 128 1344 80
WIRE 1344 128 1328 128
WIRE 1408 128 1344 128
WIRE 1024 160 1024 0
WIRE 816 176 816 32
WIRE 1024 176 1024 160
WIRE 1024 176 816 176
WIRE 1456 208 1328 208
WIRE 1536 208 1456 208
WIRE 1552 208 1552 128
WIRE 1552 208 1536 208
FLAG 1792 96 0
FLAG 1776 16 out
FLAG 1632 16 x
FLAG 1712 -112 0
FLAG 1552 288 0
FLAG 1552 -192 +
FLAG 1536 208 -
FLAG 880 48 0
FLAG 1056 48 0
FLAG 736 -48 0
FLAG 1104 64 0
FLAG 928 64 0
FLAG 1488 -80 g1
FLAG 1488 112 g2
FLAG 864 0 c
FLAG 1024 160 _c
FLAG 672 128 0
SYMBOL cap 1776 32 R0
SYMATTR InstName Cf
SYMATTR Value 50p Rser=100k Cpar=680p
SYMATTR SpiceLine Rpar=1Meg
SYMBOL ind2 1648 32 R270
WINDOW 0 32 56 VTop 2
WINDOW 3 5 56 VBottom 2
SYMATTR InstName Lf
SYMATTR Value 30m
SYMATTR Type ind
SYMATTR SpiceLine Rser=100m Rpar=1e6
SYMBOL voltage 1712 -208 R0
WINDOW 3 27 90 Left 2
SYMATTR Value 300 rser=.1 cpar=100u
SYMATTR InstName V3
SYMBOL voltage 1552 304 M180
WINDOW 3 24 16 Left 2
WINDOW 0 24 96 Left 2
SYMATTR Value 300 rser=.1 cpar=100u
SYMATTR InstName V5
SYMBOL ind2 912 -32 M180
WINDOW 0 36 80 Left 2
WINDOW 3 36 40 Left 2
SYMATTR InstName La1
SYMATTR Value {Lc}
SYMATTR Type ind
SYMATTR SpiceLine Rser=1 Rpar=10k
SYMBOL ind2 1088 -144 R0
SYMATTR InstName La2
SYMATTR Value {Lc}
SYMATTR Type ind
SYMATTR SpiceLine Rser=1 Rpar=10k
SYMBOL ind2 1344 32 R180
WINDOW 0 36 80 Left 2
WINDOW 3 36 40 Left 2
SYMATTR InstName Lb1
SYMATTR Value {Lc} rser=27
SYMATTR Type ind
SYMATTR SpiceLine Rpar=10k
SYMBOL ind2 1344 112 M0
SYMATTR InstName Lb2
SYMATTR Value {Lc} rser=27
SYMATTR Type ind
SYMATTR SpiceLine Rpar=10k
SYMBOL sw 928 80 M180
SYMATTR InstName S1
SYMBOL sw 1104 80 M180
SYMATTR InstName S2
SYMBOL voltage 736 -144 R0
WINDOW 3 23 91 Left 2
SYMATTR Value 12 rser=10
SYMATTR InstName V1
SYMBOL voltage 672 32 R0
WINDOW 3 23 91 Left 2
SYMATTR Value pulse 0 1 0 0 0 2u 2.5u
SYMATTR InstName V4
SYMBOL nmos 1504 -160 R0
SYMATTR InstName M1
SYMATTR Value STP8NM60
SYMBOL Digital\buf 752 -48 R0
WINDOW 123 -12 140 Left 2
SYMATTR Value2 trise=500n tfall=1n
SYMATTR InstName A1
SYMBOL pmos 1408 16 M180
SYMATTR InstName M3
SYMATTR Value ZXM62P02E6
SYMBOL schottky 1376 -96 R270
WINDOW 0 32 32 VTop 2
WINDOW 3 0 32 VBottom 2
SYMATTR InstName D1
SYMATTR Value BAT54
SYMATTR Description Diode
SYMATTR Type diode
SYMBOL schottky 1376 96 R270
WINDOW 0 32 32 VTop 2
WINDOW 3 0 32 VBottom 2
SYMATTR InstName D2
SYMATTR Value BAT54
SYMATTR Description Diode
SYMATTR Type diode
SYMBOL pmos 1408 208 M180
SYMATTR InstName M4
SYMATTR Value ZXM62P02E6
SYMBOL nmos 1504 32 R0
SYMATTR InstName M2
SYMATTR Value STP8NM60
TEXT 760 296 Left 2 !.tran 0 50u 0 startup
TEXT 752 336 Left 2 !.opt plotwinsize=0
TEXT 912 -160 Left 2 !k1 la1 lb1 la2 lb2 1
TEXT 912 -200 Left 2 !.model sw sw ron=7 roff=10meg vt=0.5 vh=0
TEXT 760 256 Left 2 !.param Lc=10m

Gracias anticipadas, Vlad

    
pregunta Vlad

1 respuesta

1

¿Estás seguro de que quieres que dos NMOS hagan esto? Sería mucho más sencillo si utilizara un PMOS. De lo contrario, no es muy sorprendente que esté obteniendo una conducción cruzada, ya que Vgs depende de la fuente de voltaje, así como del voltaje de la compuerta. Incluso si el pulso de la puerta se vuelve negativo, si el voltaje de la fuente en el MOSFET superior es aún más bajo que eso, entonces aún recibirás conducción cuando no quisieras.

Si desea mantener dos NMOS, deberá asegurarse de que el voltaje de la compuerta del NMOS superior permanezca en el voltaje de la fuente si lo desea. Es posible que desee agregar gráficos a esta pregunta que muestren Vg y Vs de ambos MOSFET para que podamos hacer una respuesta más concisa.

    
respondido por el horta

Lea otras preguntas en las etiquetas