Me estoy esforzando mucho por entender cómo funcionan SR Latches y D Latches. Me he dado cuenta de que en un SR Latch tenemos un estado actual, digamos Q (t) y Q '(t) y queremos predecir el siguiente estado digamos Q (t + 1) y Q '(t + 1) cambiando las entradas R y S. Mi pregunta es: ¿Q (t) y Q' (t) funcionan también como entradas? He estudiado las implementaciones de NAND y NOR para SR Latches y la implementación de NAND para D Latches. Cualquier ayuda sería apreciada. Gracias a todos por adelantado.