Me pregunto, ¿cuál es la regla general con respecto a la distancia entre el bus SPI (MISO, MOSI, CLK, nCS)? ¿Cómo asegurarse de que no haya interferencia entre una traza y otra traza?
¿Supongo que la frecuencia está jugando un papel aquí?
Me pregunto, ¿cuál es la regla general con respecto a la distancia entre el bus SPI (MISO, MOSI, CLK, nCS)? ¿Cómo asegurarse de que no haya interferencia entre una traza y otra traza?
¿Supongo que la frecuencia está jugando un papel aquí?
La principal fuente de diafonía probablemente será el acoplamiento capacitivo entre las trazas (aunque vea la respuesta de analogsystemrf para un análisis de acoplamiento inductivo). Supongamos que tenemos un par de trazas, separadas por 0.1 mm (lo que es casi lo más cercano que encontrará en una PCB estándar) y un espesor de 35 μm (es decir, 1 oz de cobre). Esta calculadora afirma que la capacitancia resultante será de aproximadamente 1,2 pF para una traza de 10 cm.
Supongamos que ejecuta el bus SPI a 24 MHz. En esta frecuencia, el condensador tendrá una impedancia de \ $ \ frac {1} {2 \ pi \ cdot f \ cdot C} \ approx 5.5 ~ \ text {k} \ Omega \ $. Sin embargo, una onda cuadrada tiene armónicos, múltiplos de la frecuencia base. Una onda cuadrada ideal tiene solo armónicos impares y se puede representar como $$ \ sum_ {k = 1} ^ \ infty \ frac {1} {2k-1} \ sin \ big ((2k-1) \ cdot \ omega t \ big) $$ En la práctica, puede obtener una onda cuadrada decente con solo el quinto armónico, $$ \ sin (\ omega t) + \ frac {1} {3} \ sin (3 \ omega t) + \ frac {1} {5} \ sin (5 \ omega t) $$ En las frecuencias más altas, la impedancia del capacitor será proporcionalmente más baja, pero el voltaje de esos armónicos también será proporcionalmente más bajo, por lo que cada sinusoide contribuye de igual manera a la diafonía.
Compare la impedancia del condensador en la frecuencia fundamental con la impedancia de salida de aproximadamente 50 de un pin GPIO del microcontrolador, y podemos ver que hay una atenuación de alrededor de un factor de 110. Con contribuciones del fundamental, tercero y Quintos armónicos, la diafonía es un factor de aproximadamente 36 debajo de la señal.
Para poder hacer la aproximación de que solo nos importa el quinto armónico y más abajo, debemos asegurarnos de que la señal esté limitada en el ancho de banda, lo que requiere un filtrado de paso bajo. La capacitancia inherente de las trazas y el pin de entrada es tal vez de 12 pF, que con la impedancia del controlador de 50 forms forma un filtro de paso bajo con una frecuencia de -3db de \ $ \ frac {1} {2 \ pi \ cdot R \ cdot C} \ approx 265 ~ \ text {MHz} \ $. Esto es un poco alto para eliminar el séptimo armónico de 168 MHz, por lo que puede agregar un poco más de resistencia o capacitancia a la traza si la interferencia se convierte en un problema, aunque me sorprendería si lo hace a estas frecuencias y distancias.
[edición: espacio reducido de 0.1 metros a 0.0015 m (1/16 "pulgada); la diafonía aumentó de 0.06 voltios a 4 voltios] Vamos a examinar el acoplamiento magnético del caso más desfavorable. Use el transmisor de cable recto, que se acopla al receptor de cable sobre plano adyacente donde la longitud \ $ \ cdot \ $ altura define el área del bucle.
$$ V_ {inducir} = L \ cdot \ frac {di} {dt} \\ L = \ mu N ^ 2 \ cdot \ frac {A} {l} = \ mu_0 \ mu_r \ frac {Área} {2 \ pi \ cdot Distancia} \\ \ Rightarrow V_ {inducir} = \ mu_0 \ mu_r \ cdot \ frac {Área} {2 \ pi \ cdot Distancia} \ cdot \ frac {di} {dt} $$
Suponga una carrera de 0,1 metros y una altura de 1,5 mm (1/16 "pulgada). [editar: suponga un espaciado entre agresor y víctima de 1,5 mm.]
¿Qué es \ $ di / dt \ $?
Supongamos una carga de 100pF (numerosos circuitos integrados en un reloj SPI o línea de datos). Además, suponga una pendiente de 1 ns, con \ $ i = C \ cdot dV_C / dt \ $, el pico \ $ i \ $ es 100mA = 0.1A, aumentando en la mitad del tiempo límite, es decir, 0,5 ns. Por lo tanto, \ $ di / dt = 0.2 A / ns \ $.
¿Qué es el voltaje inducido?
Con \ $ \ mu_0 = 4 \ pi 10 ^ {- 7} \ $, se cancelará \ $ \ pi \ $, quedando
$$ \ begin {align} V_ {inducir} & = \ mu_0 \ mu_r \ cdot \ frac {Área} {2 \ pi \ cdot Distancia} \ cdot \ frac {di} {dt} \\ & = 2 \ cdot 10 ^ {- 7} \ cdot \ frac {Área} {Distancia} \ cdot \ frac {0.2A} {ns} \\ & = 2 \ cdot 10 ^ {- 7} \ cdot \ frac {0.1 \ cdot 0.0015} {0.0015} \ cdot 0.2 \ cdot 10 ^ 9 \\ & = 2 \ cdot 10 ^ {- 7} \ cdot 0.1 \ cdot 0.2 \ cdot 10 ^ 9 \\ & = 10 \ cdot 0.4 \\ & = 4 voltios \ end {align} $$
Resumen: las cargas capacitivas pesadas causan corrientes transitorias pesadas, causando grandes interferencias
Si realiza una "interferencia de diseño de pcb" en Google, puede obtener muchos resultados.
De todos modos, hay algunas reglas que debes seguir: